「芯調查」Chiplet“樂高化”開啟 UCIe聯盟要打造芯片的DIY時代

　　Chiplet（小芯片或芯粒）雖然受到工業(yè)界和學術界的追捧，之前只是“少數人的游戲”。但隨著UCIe產業(yè)聯盟的誕生，一切將成為過往。一個由頂級廠商所主導的Chiplet生態(tài)系統已經開始打造，芯片工業(yè)發(fā)展的新未來開始浮出水面。

因何結盟

　　UCIe（Universal Chiplet Interconnect Express）聯盟包括了英特爾、臺積電、三星、AMD、Arm、高通、日月光、Google Cloud、Meta、微軟等行業(yè)巨頭，旨在建立統一的die-to-die（裸片到裸片）互聯標準，打造一個開放性的Chiplet生態(tài)系統。

　　Chiplet被看做是延續(xù)摩爾定律的重要途徑，通過將復雜芯片的不同功能分區(qū)制作成單獨芯片，再使用先進封裝組合在一起，可以突破傳統SoC制造面臨的諸多挑戰(zhàn)（光罩規(guī)模極限和功能極限等），大幅降低設計生產成本。

　　因使用基于異構集成的高級封裝技術，Chiplet使得復雜芯片的生產不再受到不同工藝的約束，憑借算力拓展的方式就提升了整體性能，并大幅縮短了生產周期。半導體大廠紛紛開始布局，希望依靠先進封裝技術，以差異化的堆疊來整合不同工藝制程，讓Chiplet發(fā)揮更高效率。

　　與所有技術一樣，Chiplet也面臨不少挑戰(zhàn)，將不同規(guī)格與特性的小芯片封裝在一起，散熱、應力和信號傳輸都是重大的考驗。最大的問題還是標準不統一，不同廠商開發(fā)的Chiplet很難實現匹配和組合，因而限制整個業(yè)態(tài)的發(fā)展。

　　“UCIe的出現相當于交通規(guī)則實現統一，打破了不同工藝和晶圓廠之間的界限?！睒I(yè)界資深人士何凌（化名）告訴愛集微，“之前每個Chiplet組合都需要制定新的傳輸協議，無論die通過硅橋還是基板連接，供應商都需要進行定制，對設計公司還是供應鏈來說，復雜度都過高了?！?/p>

　　他進一步解釋，“Chiplet都有好幾個die，可能來自相同工藝的不同晶圓廠，或是同一晶圓廠的不同工藝，要實現連接就需要特定的die-to-die連接IP，而只有晶圓廠互相同意，才會搭起這個橋。”

　　統一的連接標準因此至關重要。英特爾公司IO技術解決方案團隊戰(zhàn)略分析師Kurt Lender表示：“基于小芯片的SoP架構允許設計人員將來自多個供應商的設計IP和工藝技術整合在一起，但這種模塊化和設計自由度只有在設計人員使用標準化、可互操作的硬件時才有效，而跨多個供應商實現標準化硬件的最佳方式就是設置一個每個人都可以使用的單一開放規(guī)范?！?/p>

　　UCIe聯盟制定的UCIe標準意味著小芯片的接口將標準化，用戶可以從多個晶圓廠獲得構建Chiplet的小芯片，實現真正的混合配置，“等于打破了各公司之間的壁壘，降低了復雜芯片的開發(fā)成本?！睈奂⒆稍儤I(yè)務部總經理韓曉敏認為這將在提高Chiplet生態(tài)系統效率方面發(fā)揮關鍵作用。

　　英特爾公司表示，UCIe聯盟代表一個多樣化的市場生態(tài)系，將滿足客戶對于更加客制化的封裝層級整合需求，從一個可互通、多廠商的生態(tài)系，連結同級最佳芯片到芯片互連和協定。

　　Arm公司指出，UCIe是一個新的行業(yè)聯盟，旨在建立一個die-to-die的互連標準，并促進一個開放的Chiplet生態(tài)系統，同時滿足客戶對更多可定制的封裝級集成的要求，將一流的die-to-die的互連與協議從一個可互用且多廠商的生態(tài)系統連接起來。

聯盟使命：突破互聯、封裝屏障

　　樂高積木有成千上萬種，依靠統一的插口，用戶可以實現任何組合。對于Chiplet來說，這種統一的插口就是die-to-die之間的互聯接口和協議。

　　之前的Chiplet設計將die-to-die互連與公司的專有接口結合在一起。要擴大Chiplet的應用范圍，需要開放接口進行互連，使不同的小芯片能夠相互通信。

　　互連接口和協議對于Chiplet十分關鍵，其設計必須考慮與工藝制程及封裝技術的適配、系統集成及擴展等要求，還需滿足不同類型Chiplet集成對單位面積傳輸帶寬、每比特功耗等性能指標的要求。

　　UCIe聯盟此次沒有采取激進的方法，而是在UCIe 1.0規(guī)范中選擇了成熟的PCIe(PCI Express)和CXL(Compute Express Link)互聯總線標準。

　　PCIe提供了廣泛的互操作性和靈活性，而CXL可用于更先進的低延遲/高吞吐量連接，如內存（CXL.mem）、I/O（CXL.io），以及加速器，如GPU和ASIC（CXL.cache）。

　　PCIe和CXL已經經過了多重的考驗，這意味著UCIe標準正在以一個完整且經過充分驗證的協議層開始運行，可以提供可靠的數據傳輸和鏈路管理，以及緩存一致性等額外的定制功能。更為重要的是，設計者和芯片制造商都可以利用現有的PCIe/CXL軟件，進一步降低了開發(fā)功能。

　　對此，半導體行業(yè)人士陳啟給出評價：“在UCIe標準落地之后，芯片設計會走向更靈活高效的設計思路，以滿足多樣化半定制的需求，因此需要不同制程的芯片通過專用總線連接起來，在高效設計和成本方面達到平衡點；UCle標準確定后，未來異構芯片的集成也就鋪平了總線標準的道路?！?/p>

　　解決互聯只是第一步，要將Chiplet真正結合在一起，最終還要依靠先進封裝。這也是Chiplet被劃歸為先進封裝的意義所在。不過，臺積電擁有CoWoS/InFO、Intel擁有EMIB、Fovores 3D等，Chiplet使用的先進封裝多種多樣。為了實現更大的兼容性，UCIe1.0標準沒有涵蓋用于在小芯片之間提供物理鏈接的封裝/橋接技術。

　　在UCIe的定義中，Chiplet可以通過扇出封裝、硅中介層、EMIB連接，甚至可以通過一個普通的有機基板連接。只要一個UCIe小芯片符合標準（包括凸塊間距），它就可以與另一個UCIe小芯片通信。

圖UCIe當前所覆蓋的封裝形式（數據來源：UCIe白皮書）

　　需要注意的是，Chiplet技術的發(fā)展終究會使得小芯片間的互聯達到更高的密度，因此需要從傳統的凸點焊接轉向混合鍵合（hybrid bonding）。但是，UCIe 1.0標準基本上只對2D和2.5D芯片封裝進行了定義，要應對先進封裝功能和密度的不斷提升，標準本身還需不斷升級。

誰人受益

　　UCIe聯盟的發(fā)起者中有IDM、晶圓廠、封裝廠、IP和系統廠商，誰將是受益者？

　　作為UCIe聯盟的發(fā)起人，英特爾認為，將多個小芯片整合至單一封裝，在各個市場提供產品創(chuàng)新，是半導體產業(yè)的未來，也是英特爾IDM2.0策略的重要支柱。

圖英特爾Pat Gelsinger提出IDM 2.0戰(zhàn)略

　　IDM2.0就是把原本只為英特爾內部服務的IDM模式套用到客戶上，提供從芯片設計、定制化、晶圓制造到封裝測試等傳統半導體上下游環(huán)節(jié)的一條龍服務。

　　與IDM1.0模式最大的不同就是IDM2.0加入了封裝技術。英特爾擁有頂級的3D封裝技術，配合Chiplet生態(tài)，可有效地縮短純制程工藝上的差距。

　　亞馬遜、Google、蘋果、微軟、Meta和特斯拉等科技巨頭都曾是英特爾的客戶，如今在云端服務和終端產品上，都有計劃或已經采用自研芯片，原因之一就是英特爾過去缺乏彈性的定制化服務能力。若英特爾的3D封裝技術借Chiplet生態(tài)發(fā)揮最大功效，有望滿足這些客戶的高端設計服務需求。

　　今年2月，英特爾正式宣布一項10億美元新基金，將優(yōu)先投資能加速代工客戶產品上市時間的技術能力，涵蓋IP、軟件工具、創(chuàng)新芯片架構和先進封裝技術。英特爾還宣布與該基金聯盟的多家公司建立合作伙伴關系，打造一個開放的Chiplet平臺（Open Chiplet Platform）。此平臺將利用英特爾的封裝能力和針對英特爾代工服務（IFS）工藝技術的IP優(yōu)化，并結合包含集成和驗證服務，加快客戶上市時間。

　　有資深業(yè)內人士指出，“提出IDM2.0，可使英特爾處在可進可退的位置，進一步建立標準語言后，未來有機會去爭取更多的客戶，退路是如果做得不好，則可以進行外包,也符合2.0計劃。”

　　晶圓廠在當前的Chiplet生態(tài)中處于有利位置，加入UCIe聯盟將使得優(yōu)勢進一步擴大。晶圓廠積累了大量用于傳統芯片的IP核和die，都可以用于開發(fā)基于Chiplet的設計。客戶選擇想要整合的功能，晶圓廠提供解決方案，結合先進工藝和先進封裝將不同的Chiplet集成在一起。

　　臺積電早在10年前開始耕耘先進封裝，結合自身晶圓代工龍頭的實力，快速拉開和對手的差距，同時正大舉擴充先進封裝產能。臺積電先進封裝竹南AP6廠去年SoIC部分設備已移入，Info相關部分則目標是今年到位，整體將在今年底量產。

　　三星先前也已陸續(xù)更新異質封裝技術，最早在2018年推出首款I-Cube2方案，后續(xù)在2020年推出X-Cube方案的3D堆疊設計，去年也已更新I-Cube第四代方案。

　　何凌認為，晶圓廠如果把先進封裝做好，“彎腰”進入更下游的基板領域，將基板的基礎打好，有助于實現產業(yè)垂直整合的目標。

　　封裝廠也在研究自己的Chiplet策略，但依然采取了類似當前的生產流程。晶圓廠為客戶生產芯片，然后將成品芯片送到封裝廠，由其負責處理封裝集成?！皢栴}是Chiplet更多的是依靠先進封裝，屬于前道工藝的范疇，所以處在后道工序的封裝廠戲份并不多?！币晃恍袠I(yè)觀察者指出。

　　不過，扇出型板級封裝的出現可能改變這種局面。這種封裝技術將使得封裝廠具備與晶圓廠相抗衡的實力，以日月光為首的封裝廠正在積極開發(fā)自己的板級封裝工藝。

　　IP公司也將從Chiplet生態(tài)中獲得更多機會?！凹词故谴蠊疽矡o法承擔內部開發(fā)所有IP的費用，希望通過第三方IP來節(jié)省時間和金錢；同時，UCIe對于IP供應商意味著新的生意，不管是芯片內部傳輸，還是在機箱中增加UCIe接口，都增加了更多可能性?！焙瘟枵f。

　　不過，最大的機會源自IP的芯片化?！巴ㄟ^標準化協議，IP公司可以把CPU核做成一個芯片，實現實體化，而隨著Chiplet方案進一步擴展，Arm A78核可能用臺積電的16nm就搞定了，單個小芯片體積變小，整體設計成本就大幅降低了。”何凌認為相當于將Chiplet廣義化，若協議推廣開來，IP開發(fā)難度門檻會降低很多，很多IP公司都愿意加入這個聯盟。

　　Arm公司就表示，可互用性對于解決Arm生態(tài)系統、乃至整個行業(yè)的碎片化至關重要，“當今，我們看到行業(yè)中有很多人正在以獨特的方式進行這種的整合；通過UCIe，我們能夠推動一個可互用的標準，該標準將同時提供向后兼容的能力?！?/p>

　　最后是微軟、Meta、Google一類的系統公司，其已經從自研芯片中得到很多益處。有了成熟的Chiplet生態(tài)，他們將會更容易地得到定制化芯片。

　　UCle聯盟的成立只是Chiplet生態(tài)建立的頭一步，當技術和商業(yè)模式逐漸成熟的時候，Chiplet體系中可能還會出現新的商業(yè)角色，如供應Chiplet模塊芯片的供應商、將Chiplet芯片集成組合形成系統能力的集成商，以及進行工具鏈和設計自動化支持服務的EDA軟件提供商等。所以，UCIe的誕生確實為芯片工業(yè)又打開了一扇新的大門。