薄膜3D模擬IC:堆疊式 IC 可在更小尺寸中降低成本并提高性能

盡管數(shù)字技術(shù)不斷進(jìn)步到商業(yè)、工業(yè)和休閑活動(dòng)的各個(gè)領(lǐng)域，但模擬集成電路 （IC） 在全球半導(dǎo)體市場(chǎng)上仍占有一席之地。今年，收入預(yù)計(jì)將達(dá)到 850 億美元，相當(dāng)于 10% 的年復(fù)合增長(zhǎng)率。推動(dòng)這一需求的是人工智能、物聯(lián)網(wǎng)技術(shù)和自動(dòng)駕駛汽車(chē)的進(jìn)步，所有這些都依賴(lài)于模擬 IC 來(lái)實(shí)現(xiàn)傳感和電源管理等功能。與僅處理二進(jìn)制信號(hào)的數(shù)字 IC 不同，模擬 IC 可以處理溫度和聲音等連續(xù)信號(hào)，因此它們對(duì)于與物理環(huán)境連接至關(guān)重要。

著眼于這一不斷擴(kuò)大的市場(chǎng)，兩家總部位于東京的公司 Oki Electric Industry Co. 和 Nisshinbo Micro Devices 合作開(kāi)發(fā)薄膜模擬 IC。這些 IC 還可以垂直堆疊，兩家公司聲稱(chēng)這提高了電子產(chǎn)品小型化和一次集成更多 IC 的努力。 該技術(shù)還通過(guò)在更小的空間內(nèi)實(shí)現(xiàn)更多功能或提高性能來(lái)降低成本并增加功能。

“我們生活在一個(gè)由聲音、光線、溫度和壓力組成的模擬世界，”Nisshinbo 生產(chǎn)工程助理經(jīng)理 Toshihiro Ogata 說(shuō)。模擬 IC 將物理世界和數(shù)字世界連接起來(lái)，處理連續(xù)的物理信號(hào)，例如自動(dòng)駕駛汽車(chē)中的攝像頭和激光雷達(dá)檢測(cè)到的光線和距離，并將其轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)以支持安全駕駛。

薄膜 3D 模擬 IC 開(kāi)發(fā)

薄膜 3D 模擬 IC 的開(kāi)發(fā)涉及OKI 的晶體薄膜鍵合 （CFB） 工藝，該工藝將模擬 IC 的功能薄膜層從襯底上剝離出來(lái)。（具體過(guò)程是商業(yè)機(jī)密。然后將分離的層粘合到另一個(gè)由絕緣層（如氧化硅）隔開(kāi)的模擬薄膜層上。鍵合是通過(guò)分子之間的吸引力完成的，這種現(xiàn)象稱(chēng)為分子間鍵合。傳統(tǒng)的引線鍵合以電氣方式連接堆疊層。

“與我們的 CFB 堆疊相比，標(biāo)準(zhǔn)堆疊工藝通常使用 TSV [通過(guò)硅通孔，一種連接堆疊芯片的垂直布線方法]，并涉及先進(jìn)的加工和特殊設(shè)備，”沖電氣 CFB 開(kāi)發(fā)部總經(jīng)理 Kenichi Tanigawa 說(shuō)。他說(shuō)，使用 TSV 連接的堆棧中單個(gè)芯片的厚度從幾十微米到幾百微米不等?！叭欢?，在 CFB 堆棧中，每個(gè)芯片的厚度只有 5 到 10 [微米]，這就是為什么可以在廣泛使用的遺留系統(tǒng)上使用低成本的傳統(tǒng)半導(dǎo)體光刻技術(shù)重新布線的原因。”

CFB 堆疊還支持使用多種不同的 3D 集成方法。一個(gè)簡(jiǎn)單而聰明的工藝使用相同的 IC 設(shè)計(jì)，其中布線焊盤(pán)沿一個(gè)邊緣排列。在第一層鋪設(shè)完畢后，每個(gè)后續(xù) IC 層的尺寸略微減小并旋轉(zhuǎn) 90 度，使前一層的焊盤(pán)暴露在外。這種方法可用于連接多達(dá)四層 IC。

然而，由于堆疊模擬 IC 非常薄，層之間會(huì)發(fā)生串?dāng)_，這可能會(huì)導(dǎo)致 IC 的信號(hào)干擾、噪聲和性能下降。這就是 Nisshinbo 憑借其專(zhuān)有屏蔽技術(shù)介入的地方。

“我們使用鋁作為使用傳統(tǒng)半導(dǎo)體工藝鋪設(shè)的屏蔽材料，”Nisshinbo 的 Ogata 說(shuō)。他解釋說(shuō)，如果電路層的整個(gè)區(qū)域都被屏蔽，“它會(huì)產(chǎn)生一個(gè)大的寄生電容”，指的是電路層之間發(fā)生的不必要的電荷存儲(chǔ)，這可能會(huì)干擾電路運(yùn)行?！斑@是因?yàn)?，與工作電壓低于 5 伏的數(shù)字 IC 不同，模擬 IC 可處理高達(dá) 20 或 30 伏的電壓，這會(huì)增加寄生電容?！?/p>

為了防止這種情況，屏蔽僅適用于堆疊芯片之間發(fā)生干擾的關(guān)鍵區(qū)域，這些區(qū)域是 Nisshinbo 根據(jù)其數(shù)十年對(duì)模擬 IC 的研究和工作確定的。Ogata 說(shuō)，這種定位減少了信號(hào)干擾，而不會(huì)影響電路功能。

Chiplet 集成的優(yōu)勢(shì)

兩家公司指出，薄膜 3D 模擬 IC 堆疊也可用于模擬和數(shù)字 IC 組合的情況。這將使它們能夠用于小芯片，即可以組合以創(chuàng)建更復(fù)雜的器件的模塊化 IC。

“與大型單片器件相比，小芯片具有幾個(gè)優(yōu)勢(shì)，”O(jiān)gata 說(shuō)。不是將所有功能都塞進(jìn)一個(gè)大芯片中，而是單獨(dú)處理傳感、處理和電源管理等不同功能。每個(gè)小芯片都可以針對(duì)其特定功能進(jìn)行優(yōu)化，從而降低成本。堆疊小芯片還降低了空間要求，從而實(shí)現(xiàn)了更小的器件。而且制造產(chǎn)量可能會(huì)更高，因?yàn)槿绻粋€(gè)小芯片出現(xiàn)缺陷，則可以在組裝之前識(shí)別并更換小芯片。（而一個(gè)大芯片的缺陷意味著必須丟棄整個(gè)芯片。

盡管如此，在這種先進(jìn)的集成成為現(xiàn)實(shí)之前，這些公司可能會(huì)面臨一些挑戰(zhàn)。

“小芯片方法對(duì)于下一代半導(dǎo)體制造非常重要，”蒙特利爾麥吉爾大學(xué)計(jì)算機(jī)和電氣工程教授 Gordon Roberts 說(shuō)。雖然今天的小芯片已經(jīng)允許某些組件（如 CPU、GPU 和內(nèi)存）混合和匹配，但半導(dǎo)體發(fā)展的下一步將看到更多樣化的組件，如模擬、電源和光學(xué)芯片，使用創(chuàng)新的堆疊和互連技術(shù)無(wú)縫集成。

“能夠使用一種可以廉價(jià)地組裝混合組件袋的工藝將是朝著正確方向邁出的一步，”Roberts 說(shuō)?！叭欢捎谠摴に囀褂脺p薄的半導(dǎo)體器件堆疊在公共襯底上，因此減薄步驟會(huì)引入制造缺陷?！背送{制造良率外，裂紋等缺陷還可能在測(cè)試過(guò)程中滑落，從而導(dǎo)致可靠性問(wèn)題?！耙虼?，需要確定公司如何處理單個(gè)模具并將它們打包在一起，”Roberts 說(shuō)。

沖電氣 （OKI） 和日清紡 （Nisshinbo） 相信他們可以克服這些問(wèn)題，并且已經(jīng)計(jì)劃將他們的新方法用于商業(yè)應(yīng)用。

“將我們的技術(shù)應(yīng)用于小芯片技術(shù)意味著我們將能夠提供一系列不同的模擬 IC”，OKI 的 Tanigawa 說(shuō)?！案鞣N數(shù)字、模擬、光學(xué)和其他半導(dǎo)體器件的異構(gòu)集成將有助于引領(lǐng)未來(lái)新型半導(dǎo)體芯片的開(kāi)發(fā)?！彼a(bǔ)充說(shuō)，兩家公司已經(jīng)開(kāi)始基于他們的技術(shù)開(kāi)發(fā)新產(chǎn)品，并計(jì)劃到 2026 年實(shí)現(xiàn)大規(guī)模生產(chǎn)。