首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ucie

新思科技發(fā)布全球領(lǐng)先的40G UCIe IP，助力多芯片系統(tǒng)設(shè)計全面提速

  • 摘要：●? ?業(yè)界首個完整的 40G UCIe IP 全面解決方案，包括控制器、物理層和驗證 IP，可實現(xiàn)異構(gòu)和同構(gòu)芯片之間的快速連接?！? ?新思科技40G UCIe PHY IP 能夠在同樣的芯片尺寸和能效基礎(chǔ)上，提供比 UCIe 規(guī)范高 25% 的帶寬?！? ?集成了信號完整性監(jiān)控器和可測試性功能從而提高多芯片系統(tǒng)封裝的可靠性，并可在整個芯片生命周期內(nèi)進行現(xiàn)場監(jiān)控。●? ?新思科技40G UCIe IP 基于經(jīng)過硅驗證的
  • 關(guān)鍵字： 新思科技  40G UCIe  多芯片系統(tǒng)設(shè)計  

新思科技攜手臺積公司簡化多裸晶系統(tǒng)復(fù)雜性,推出面向臺積公司N3E工藝的“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計平臺和經(jīng)驗證的UCIe IP

  • 摘要：●? ?新思科技3DIC Compiler集成了3Dblox 2.0標準，可用于異構(gòu)集成和完整的“從架構(gòu)探索到簽核”完整解決方案?！? ?新思科技 UCIe PHY IP在臺積公司N3E工藝上實現(xiàn)了首次通過硅片的成功（first-pass silicon success），可提供低延遲、低功耗和高帶寬的芯片間連接?！? ?UCIe PHY IP與3DIC Compiler的結(jié)合將有效優(yōu)化多裸晶系統(tǒng)設(shè)計，能夠以更低的集成風險實現(xiàn)更高的結(jié)果質(zhì)量
  • 關(guān)鍵字： 新思科技  臺積  多裸晶系統(tǒng)  N3E工藝  簽核  UCIe IP  

楷登電子成功流片基于臺積電N3E工藝的16G UCIe先進封裝IP

  • 近日，楷登電子（Cadence）宣布基于臺積電3nm（N3E）工藝技術(shù)的Cadence? 16G UCIe? 2.5D先進封裝IP成功流片。該IP采用臺積電3D Fabric? CoWoS-S硅中介層技術(shù)實現(xiàn)，可提供超高的帶寬密度、高效的低功耗性能和卓越的低延遲，非常適合需要極高算力的應(yīng)用。據(jù)悉，楷登電子目前正與許多客戶合作，來自N3E測試芯片流片的UCIe先進封裝IP已開始發(fā)貨并可供使用。這個預(yù)先驗證的解決方案可以實現(xiàn)快速集成，為客戶節(jié)省時間和精力。
  • 關(guān)鍵字： 楷登電子  臺積電  N3E  UCIe  先進封裝  IP  

自成一派？這次中國擁有了屬于自己的Chiplet標準！

  • 每當芯片行業(yè)中出現(xiàn)一個新的技術(shù)趨勢時，制定規(guī)則的幾乎都是歐美大廠，在概念和技術(shù)的領(lǐng)先優(yōu)勢下，其他人只能跟在后面按照規(guī)則玩游戲。但這一次，中國推出了自己的Chiplet（小芯片）標準。12 月 16 日，在 “第二屆中國互連技術(shù)與產(chǎn)業(yè)大會”上，首個由中國集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導制定的《小芯片接口總線技術(shù)要求》團體標準正式通過工信部中國電子工業(yè)標準化技術(shù)協(xié)會的審定并發(fā)布。據(jù)介紹，這是中國首個原生 Chiplet 技術(shù)標準。Chiplet，芯片界的樂高簡單表述一下什么是Chiplet。借用長江證券研報
  • 關(guān)鍵字： chiplet  小芯片  UCIe  

對標AMD、Intel 中國首個原生Chiplet小芯片標準發(fā)布

  • 由于摩爾定律放緩，芯片工藝雖然在進步，但集成的晶體管密度無法翻倍式提升，AMD、Intel等公司已經(jīng)推出了Chiplet小芯片架構(gòu)，將多種芯片集成在一起，現(xiàn)在中國首個原生Chiplet小芯片標準也正式發(fā)布了。據(jù)報道，在16日舉辦的“第二屆中國互連技術(shù)與產(chǎn)業(yè)大會”上，首個由中國集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導制定的《小芯片接口總線技術(shù)要求》團體標準正式通過工信部中國電子工業(yè)標準化技術(shù)協(xié)會的審定并發(fā)布。據(jù)悉，這是中國首個原生Chiplet技術(shù)標準。小芯片（Chiplet，又名芯粒）技術(shù)，是一種模塊化芯片技術(shù)
  • 關(guān)鍵字： chiplet  小芯片  UCIe  

proteanTecs加入UCIe聯(lián)盟，推進2.5D/3D互聯(lián)監(jiān)控

  • 先進電子產(chǎn)品深度數(shù)據(jù)分析領(lǐng)域的全球領(lǐng)先企業(yè)proteanTecs宣布已加入UCIe?（通用芯?；ヂ?lián)技術(shù)）聯(lián)盟，將互聯(lián)健康監(jiān)測引入不斷擴大的先進封裝生態(tài)系統(tǒng)。 proteanTecs_joins_UCIeUCIe?于2022年3月推出，旨在創(chuàng)建封裝層面的通用互聯(lián)，以應(yīng)對"超越摩爾（More Than Moore）"市場的激增，預(yù)計到2027年該市場的發(fā)展將達到19%的復(fù)合年增長率。1該聯(lián)盟聯(lián)合了行業(yè)領(lǐng)先企業(yè)，構(gòu)建一個具有互操作性的多供應(yīng)商生態(tài)系統(tǒng)，并實現(xiàn)未來幾代的芯片到芯片
  • 關(guān)鍵字： 通用芯?；ヂ?lián)技術(shù)  proteanTecs  UCIe  

芯和半導體成為首家加入UCIe產(chǎn)業(yè)聯(lián)盟國產(chǎn)EDA企業(yè)

  • 國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)芯和半導體近日宣布正式加入UCIe（Universal Chiplet Interconnect Express）產(chǎn)業(yè)聯(lián)盟。芯和半導體早在去年年底已全球首發(fā)了“3DIC先進封裝設(shè)計分析全流程”EDA平臺，是其成為首家加入UCIe聯(lián)盟的中國本土EDA企業(yè)的關(guān)鍵推動力。UCIe產(chǎn)業(yè)聯(lián)盟是一個由諸多半導體、科技、互聯(lián)網(wǎng)巨頭所建立的組織，由英特爾牽頭，聯(lián)合了臺積電、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微軟等十家行業(yè)領(lǐng)先公司于今年3月成立，旨在打
  • 關(guān)鍵字： 芯和半導體  UCIe  國產(chǎn)EDA  

Innolink-國產(chǎn)首個物理層兼容UCIe標準的Chiplet解決方案

  • 2022年3月，芯片制造商英特爾、臺積電、三星聯(lián)合日月光、AMD、ARM、高通、谷歌、微軟、Meta(Facebook)等十家行業(yè)巨頭共同推出了全新的通用芯片互聯(lián)標準——UCle。幾乎與此同時，中國IP和芯片定制及GPU賦能型領(lǐng)軍企業(yè)芯動科技宣布率先推出國產(chǎn)自主研發(fā)物理層兼容UCIe標準的IP解決方案-Innolink? Chiplet，這是國內(nèi)首套跨工藝、跨封裝的Chiplet連接解決方案，且已在先進工藝上量產(chǎn)驗證成功！▲ Innolink? Chiplet架構(gòu)圖隨著高性能計算、云服務(wù)、邊緣端、企業(yè)應(yīng)用
  • 關(guān)鍵字： Chiplet  芯動科技  UCIe  Innolink  

芯動科技發(fā)布國產(chǎn)首個物理層兼容UCIe標準的Chiplet解決方案

  • 2022年4月，中國一站式IP和芯片定制及GPU賦能型領(lǐng)軍企業(yè)芯動科技宣布，率先推出國產(chǎn)自主研發(fā)物理層兼容UCIe標準的IP解決方案——Innolink? Chiplet。
  • 關(guān)鍵字： Chiplet  芯動科技  UCIe  Innolink  

Chiplet：豪門之間的性能競賽新戰(zhàn)場

  • 可能很多人已經(jīng)聽到過Chiplet這個詞，并且也通過各路大咖的報告和演講對Chiplet有了非常多的了解，甚至很多人將其視為延續(xù)“摩爾定律”的新希望。日前，Intel聯(lián)合AMD、Arm、高通、臺積電、三星、日月光、谷歌云、Meta、微軟等行業(yè)巨頭成立Chiplet標準聯(lián)盟，制定了通用Chiplet的高速互聯(lián)標準“Universal Chiplet Interconnect Express”（以下簡稱“UCIe”），旨在共同打造Chiplet互聯(lián)標準、推進開放生態(tài)。 其實不管你叫它“芯粒”還是“小
  • 關(guān)鍵字： Chiplet  UCIe  小芯片  

「芯調(diào)查」Chiplet“樂高化”開啟 UCIe聯(lián)盟要打造芯片的DIY時代

  • 　　Chiplet（小芯片或芯粒）雖然受到工業(yè)界和學術(shù)界的追捧，之前只是“少數(shù)人的游戲”。但隨著UCIe產(chǎn)業(yè)聯(lián)盟的誕生，一切將成為過往。一個由頂級廠商所主導的Chiplet生態(tài)系統(tǒng)已經(jīng)開始打造，芯片工業(yè)發(fā)展的新未來開始浮出水面。因何結(jié)盟　　UCIe（Universal Chiplet Interconnect Express）聯(lián)盟包括了英特爾、臺積電、三星、AMD、Arm、高通、日月光、Google Cloud、Meta、微軟等行業(yè)巨頭，旨在建立統(tǒng)一的die-to-die（裸片到裸片）互聯(lián)標準，打造一個開
  • 關(guān)鍵字： chiplet  UCIe  小芯片  芯粒  

英特爾與臺積電等多家半導體廠共同成立UCIe產(chǎn)業(yè)聯(lián)盟

  • 英特爾與日月光（ASE）、AMD、Arm、Google Cloud、Meta、Microsoft、Qualcomm、Samsung和臺積電（TSMC）宣布成立UCIe產(chǎn)業(yè)聯(lián)盟，將建立芯片到芯片（die-to-die）的互連標準并促進開放式小芯片（Chiplet）生態(tài)系。 英特爾與日月光、AMD、Arm、Google Cloud、Meta、Microsoft、Qualcomm、Samsung和臺積電成立UCIe產(chǎn)業(yè)聯(lián)盟系。在見證PCIe、CXL和NVMe的成功后，英特爾相信一個專注于芯片到芯片的新
  • 關(guān)鍵字： 英特爾  日月光  AMD  Arm  Microsoft  Qualcomm  Samsung  臺積電  UCIe  
共12條 1/1 1

ucie介紹

您好，目前還沒有人創(chuàng)建詞條ucie!
歡迎您創(chuàng)建該詞條，闡述對ucie的理解，并與今后在此搜索ucie的朋友們分享。    創(chuàng)建詞條

ucie專欄文章

更多

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473