xilinx fpga 文章進入xilinx fpga技術社區(qū)

基于FPGA的LCD大屏幕拼接系統(tǒng)的設計

　　項目概述　　隨著各種圖形、圖像內(nèi)容質量的不斷提升以及系統(tǒng)運行實時顯示的需要，金融、通信、交通、能源、安全、軍事等越來越多的行業(yè)需要建立能夠實時整合多路信號輸入的超大屏幕顯示系統(tǒng)。而數(shù)字技術的飛速發(fā)展，也使人們對大尺寸、多畫面、真色彩、高畫質、高分辨率的計算機圖形、圖文、數(shù)據(jù)與各類視頻圖像顯示效果的需求得以滿足。其中，以視頻信息的要求最為強烈，人們不僅希望視頻顯示尺寸的越來越大，而且視頻顯示質量也要求能達到多畫面、真色彩、高畫質、高分辨率。　　在大屏幕拼接系統(tǒng)中，拼接控制器的優(yōu)劣直接決定著整個大
關鍵字： FPGA LCD

LabVIEW通信系統(tǒng)設計套件徹底顛覆了軟件無線電原型開發(fā)方法

　　美國國家儀器有限公司(National Instruments，簡稱NI)作為致力于為工程師和科學家提供解決方案來應對全球最嚴峻的工程挑戰(zhàn)的供應商，今日宣布推出LabVIEW通信系統(tǒng)設計套件，該套件結合了軟件無線電(SDR)硬件和完整的軟件設計流程，旨在助力工程師開發(fā)5G系統(tǒng)原型。　　過去，無線通信原型是由獨立的設計團隊使用各自的設計工具來進行開發(fā)。LabVIEW通信系統(tǒng)設計套件開發(fā)環(huán)境可幫助整個設計團隊通過統(tǒng)一的抽象表示來獲得從算法到FPGA的整體認識。該方法使得設計工程師能夠專注于創(chuàng)新而無需將
關鍵字： LabVIEW 無線電 FPGA

賽靈思：為中國半導體行業(yè)提速加油

　　賽靈思公司亞太區(qū)銷售與市場副總裁楊飛先生在CSIA-ICCAD 2014 (中國集成電路設計業(yè)2014年會暨中國內(nèi)地與香港集成電路產(chǎn)業(yè)協(xié)作發(fā)展高峰論壇) 上發(fā)表題為“保持領先一代優(yōu)勢，為中國半導體行業(yè)提速加油”的主題演講，通過介紹賽靈思業(yè)界最大容量FPGA 及其在仿真模擬和原型設計領域的領導地位，展示了賽靈思為中國半導體行業(yè)發(fā)展提速的能力，并表達了其致力于服務和支持中國創(chuàng)新的承諾。　　根據(jù)“集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃”，集
關鍵字：賽靈思 FPGA

Xilinx亞太區(qū)副總裁楊飛稱業(yè)界最大半導體器件下月發(fā)貨

　　賽靈思公司亞太區(qū)銷售與市場副總裁楊飛先生在CSIA-ICCAD 2014 (中國集成電路設計業(yè)2014年會暨中國內(nèi)地與香港集成電路產(chǎn)業(yè)協(xié)作發(fā)展高峰論壇)展示手中的賽靈思ASIC級UltraScale 系列產(chǎn)品，其中包括業(yè)界最大容量的半導體器件 ——20nm Virtex UltraScale VU440 3D IC。楊飛同時也發(fā)布了一個激動人心的消息：VU440樣片已經(jīng)出貨并計劃于2015年 1月(也就是下個月)交付客戶，敬請期待。　　楊飛表示， 3D 芯片在世界范圍內(nèi)
關鍵字： Xilinx FPGA ASIC

如何在FPGA中實現(xiàn)狀態(tài)機

　　FPGA常常用于執(zhí)行基于序列和控制的行動，比如實現(xiàn)一個簡單的通信協(xié)議。對于設計人員來說，滿足這些行動和序列要求的最佳方法則是使用狀態(tài)機。狀態(tài)機是在數(shù)量有限的狀態(tài)之間進行轉換的邏輯結構。一個狀態(tài)機在某個特定的時間點只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下，將在不同狀態(tài)間進行轉換。　　理論上講，狀態(tài)機可以分為Moore狀態(tài)機和Mealy狀態(tài)機兩大類。它們之間的差異僅在于如何生成狀態(tài)機的輸出。Moore狀態(tài)機的輸出僅為當前狀態(tài)的函數(shù)。典型的例子就是計數(shù)器。而Mealy狀態(tài)機的輸出是當前狀態(tài)和輸入的函
關鍵字： FPGA 狀態(tài)機

基于FPGA的電力諧波檢測設計

　　基于FFT算法的電力系統(tǒng)諧波檢測裝置，大多采用DSP芯片設計。DSP芯片是采用哈佛結構設計的一種CPU，運算能力很強，速度很快;但是其順序執(zhí)行的模式限制了其進行FFT運算的速度。而現(xiàn)場可編程邏輯門陣列(Field Programmable Gate Array, FPGA)在近年來獲得了突飛猛進的發(fā)展，目前已成為實現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。與DSP相比，F(xiàn)PGA最大的優(yōu)勢就是可以進行并行計算。在進行FFT 這類并行運算為主的算法時，采用FPGA的優(yōu)勢不言而喻。用FPGA實現(xiàn)FFT算法進行諧波檢測成為
關鍵字： Xilinx FPGA DSP

基于CPLD的LED點陣顯示控制器

　　現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設計方法，使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關系，可直接對安裝在目標板上的器件編程。它易學、易用、簡化了系統(tǒng)設計，減小了系統(tǒng)規(guī)模，縮短設計周期，降低了生產(chǎn)設計成本，從而給電子產(chǎn)品的設計和生產(chǎn)帶來了革命性的變化。　　1、系統(tǒng)結構及工作原理　　LED點陣顯示控制的傳統(tǒng)方式是采用單片機或系統(tǒng)機作為CPU來實現(xiàn)，當系統(tǒng)顯示的信息比較多時，由于單片機的輸入/輸出端口(I/O)
關鍵字： CPLD LED FPGA

基于FPGA的LED點陣顯示字符設計

　　隨著社會的發(fā)展和信息時代對各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形、圖像、動畫、股市行情等各種信息以及電視、錄像、DVD 等信號，是交通指揮引導、部隊作戰(zhàn)、電力部門、公共場所進行企業(yè)形象宣傳、信息發(fā)布和精神文明建設的有效工具和良好窗口。　　采用現(xiàn)場可編程邏輯器件( FPGA) 作為控制器，選擇合適的器件，利用器件豐富的I/O 口、內(nèi)部邏輯和連線資源，
關鍵字： FPGA LED ALTERA

基于FPGA的LCD顯示遠程更新的設計方案及原理圖

　　一設計概述　　1.1目標領域和主要應用　　如今，交通在現(xiàn)代人的生活中所占比重越來越重要。如何安全，高效的利用道路資源是每個人都要面對的問題?，F(xiàn)有車載GPS導航只能查看到道路走向信息，卻不能查看到道路上的各種突發(fā)情況，比如交通事故、堵車現(xiàn)象、交通臨時管制、禁止部分車輛通行、臨時禁止左右轉、道路維修、道路更改的情況。這時如果有能夠實時更新并對外發(fā)布和顯示交通信息、道路狀況信息和設施狀況等，能起到減少堵塞程度，提高道路通行能力的作用。也間接提高了交通運輸，人們出行的效率。　　該項目是基于FPG
關鍵字： FPGA LCD GPS

基于fpga二維小波變換核的實時可重構電路

　　項目背景及可行性分析　　2.1 項目名稱及摘要：　　基于fpga二維小波變換核的實時可重構電路　　現(xiàn)場可編程門陣列為可進化設計提供了一個理想的模板。FPGAs 提供了一個硬件環(huán)境，這個環(huán)境可將邏輯物理實現(xiàn)和布線資源按照為了特定功能所配置的比特流而重新組織構建起來。 RTR設計工具繞過傳統(tǒng)的fpga綜合以及比特流生成過程使可進化設計成為可能. JBits工具套裝就為在Xilinx 的Virtex系列和4000系列設備上進行RTR設計提供了一個設計環(huán)境。　　這個項目旨在利用J
關鍵字： fpga 小波變換 IP核

FPGA研發(fā)之道（25）-管腳

　　管腳是FPGA重要的資源之一，F(xiàn)PGA的管腳分別包括，電源管腳，普通I/O，配置管腳，時鐘專用輸入管腳GCLK等。　　(1)電源管腳：　　通常來說： FPGA內(nèi)部的電壓包括內(nèi)核電壓和I/O電壓。　　1.內(nèi)核電壓：即FPGA內(nèi)部邏輯的供電。通常會較I/O電壓較低，隨著FPGA的工藝的進度，F(xiàn)PGA的內(nèi)核電壓逐漸下降，這也是降低功耗的大勢所趨。　　2.I/O電壓 (Bank的參考電壓)。每個BANK都會有獨立的I/O電壓輸入。也就是每個BANK的參考電壓設定后，本BANK上所有I/O的電平
關鍵字： FPGA GCLK

FPGA研發(fā)之道（24）-控制（下）

　　首先依次回答上篇提出的幾個問題：　　第一個問題：如何避免狀態(tài)機產(chǎn)生lacth 示例如下，通過在always(*)語句塊中，添加默認賦值，ns_state = cs_state; 　　always@(*) 　　ns_state = cs_state; 　　case(cs_state) 　　idle : 　　if(start) 　　ns_state = op1_state; 　　op0_state : 　　if(op0_over) 　　ns_state = op1_state; 　
關鍵字： FPGA 狀態(tài)機

FPGA研發(fā)之道(23)-控制（上）

　　本質上說，F(xiàn)PGA的模塊設計就是將輸入轉化成想要得到的輸出結果。而除了某些簡單模塊，即在當拍內(nèi)完成，即將輸入進行邏輯操作后，再輸出。(如簡單加法器等)。其余大部分的設計需要通過時序邏輯和組合邏輯混合實現(xiàn)，時序邏輯帶來就是延遲起效的問題，舉例說，如實現(xiàn)某個信號(start)起效后，接下來五個周期需要分別進行五種操作，分別是op0,op1,op2,op3,op4 等等。如何進行控制，這就是每個工程師要面對的問題。　　對于簡單控制，分別可以采用計數(shù)和移位寄存器的方式來解決問題。而對于較為復雜的控制，則需
關鍵字： FPGA 狀態(tài)機計數(shù)器

FPGA研發(fā)之道(22)-交換矩陣

　　如果在FPGA設計中，需要多端口，大數(shù)據(jù)量的交換，那么交換矩陣則是一個不錯的實現(xiàn)方案。交換矩陣使用的目的主要有幾個，一，靈活的端口轉發(fā)。通過交換矩陣靈活實現(xiàn)數(shù)據(jù)流的靈活交換，減少外部負責控制。二，高效的轉發(fā)效率，交換矩陣能夠實現(xiàn)通常單一總線不能達到的轉發(fā)效率，滿足高吞吐量的系統(tǒng)的需要。三，系統(tǒng)設計以交換矩陣為中心，便于IP集成和模塊復用。　　交換矩陣的實現(xiàn)方案較為復雜，最早的交換沿襲了共享總線式的架構，因此對于某個端口需要傳輸，則其他端口只能阻塞，等待總線空閑后再進行傳輸。而交換矩陣則是一個全互
關鍵字： FPGA 交換矩陣

基于MPSoC的以太網(wǎng)接口設計與實現(xiàn)

　　研究了以太網(wǎng)在多核系統(tǒng)中的數(shù)據(jù)通訊，設計了以太網(wǎng)IP核到MPSoC網(wǎng)絡資源的硬件接口。闡述了設計中各模塊的實現(xiàn)功能和設計方法，通過仿真和FPGA驗證結果表明，以太網(wǎng)接口數(shù)據(jù)通訊具有實時和高吞吐率。實現(xiàn)了多核系統(tǒng)與網(wǎng)絡數(shù)據(jù)的信息傳遞，硬件設計結構簡單、性能穩(wěn)定可靠。　　隨著電子信息技術發(fā)展，網(wǎng)絡通信在日常生活中應用越來越廣泛，以太網(wǎng)技術經(jīng)歷了10 Mbit·s-1到10 Gbit·s-1的發(fā)展歷程。當前電子設備網(wǎng)絡化、多媒體技術、數(shù)字圖像處理技術成為研究的熱點，片上多核系
關鍵字： MPSoC 以太網(wǎng) FPGA

共6791條 147/453 |‹ « 145 146 147 148 149 150 151 152 153 154 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]