基于Xines廣州星嵌OMAPL138 DSP+ARM+FPGA無(wú)人機(jī)避障系統(tǒng)

基于Xines廣州星嵌OMAPL138 DSP+ARM+FPAGA硬件平臺(tái)、毫米波雷達(dá)平臺(tái)以及大疆的無(wú)人機(jī)平臺(tái),開(kāi)發(fā)了一套將毫米波雷達(dá)與單目視覺(jué)相融合的無(wú)人機(jī)自主避障演示系統(tǒng);并利用該無(wú)人機(jī)自主避障演示系統(tǒng)做了避障飛行實(shí)驗(yàn),初步驗(yàn)證了融合方案在無(wú)人機(jī)自主避障飛行中的可行性。

框架解析：

前端由Xilinx Spartan-6 XC6SLX16/45 FPGA采集AD數(shù)據(jù)，AD數(shù)據(jù)通過(guò)uPP或者EMIF總線傳輸至OMAP-L138的DSP。  

數(shù)據(jù)被DSP處理之后，通過(guò)DSPLINK或者SYSLINK雙核通信組件被送往ARM，用于應(yīng)用界面開(kāi)發(fā)、網(wǎng)絡(luò)轉(zhuǎn)發(fā)、SATA硬盤(pán)存儲(chǔ)等應(yīng)用。

OMAP-L138的DSP或者ARM根據(jù)處理結(jié)果，將得到的邏輯控制命令送往FPGA，由FPGA控制板載DA實(shí)現(xiàn)邏輯輸出。

（1） 高速數(shù)據(jù)采集前端部分由Xilinx Spartan-6 XC6SLX16/45 FPGA同步采集AD模擬輸入信號(hào)，可實(shí)現(xiàn)對(duì)AD數(shù)據(jù)進(jìn)行預(yù)濾波處理，另外一路DAC可輸出任意幅值和任意波形的并行DA數(shù)據(jù)。

（2） 高速數(shù)據(jù)傳輸部分由uPP、EMIF、SPI和I2C通信總線構(gòu)成。大規(guī)模吞吐量的AD和DA數(shù)據(jù)，可通過(guò)uPP總線在DSP和FPGA之間進(jìn)行高速穩(wěn)定傳輸；DSP可通過(guò)EMIF總線對(duì)FPGA進(jìn)行并行邏輯控制和進(jìn)行中等規(guī)模吞吐量的數(shù)據(jù)交換；ARM可通過(guò)SPI和I2C對(duì)FPGA端進(jìn)行初始化設(shè)置和參數(shù)配置。

（3） 高速數(shù)據(jù)處理部分由DSP核和算法庫(kù)構(gòu)成?？蓪?shí)現(xiàn)對(duì)AD和DA數(shù)據(jù)進(jìn)行時(shí)域、頻域、幅值等信號(hào)參數(shù)進(jìn)行實(shí)時(shí)變換處理（如FFT變換、FIR濾波等）。

（4） DSP+ARM雙核通信部分由DSP核、ARM核和DSPLINK/SYSLINK雙核通信組件構(gòu)成。通過(guò)內(nèi)存共享方式，實(shí)現(xiàn)DSP和ARM雙核之間的數(shù)據(jù)交換和通信。

（5） 數(shù)據(jù)顯示存儲(chǔ)拓展部分由ARM核、圖形顯示、網(wǎng)絡(luò)和SATA硬盤(pán)等部分構(gòu)成。通過(guò)ARM的應(yīng)用界面可實(shí)時(shí)顯示AD和DA的時(shí)域和頻域波形；并可實(shí)現(xiàn)大數(shù)據(jù)存儲(chǔ)和遠(yuǎn)程網(wǎng)絡(luò)通信。

圖4 OMAP-L138+FPGA三核高速數(shù)據(jù)采集處理資源圖

基于TI OMAP-L138（定點(diǎn)/浮點(diǎn) DSP C674x+ARM9）+ Xilinx Spartan-6 FPGA處理器；

OMAP-L138 FPGA 通過(guò)uPP、EMIFA、I2C總線連接，通信速度可高達(dá) 228MByte/s；

OMAP-L138主頻456MHz，高達(dá)3648MIPS和2746MFLOPS的運(yùn)算能力；

FPGA標(biāo)配為Spartan-6系列芯片XC6SL16，可升級(jí)至XC6SL45；

開(kāi)發(fā)板引出豐富的外設(shè)，包含SATA、SD、USB OTG、USB HOST、UART、雙網(wǎng)絡(luò)（1個(gè)千兆FPGA端、1個(gè)百兆DSP端）、ADC、DAC、DSP RS485/422、FPGA RS485、FPGA CAN、DSP RS232、FPGA RS232、RTC、LCD，引出了MCASP、MCBSP、uPP、 SPI、 EMIFA、 I2C等接口，方便用戶擴(kuò)展。

DSP+ARM+FPGA三核核心板，尺寸為 72mm*44mm，采用工業(yè)級(jí)B2B連接器，保證信號(hào)完整性；

支持裸機(jī)、SYS/BIOS 操作系統(tǒng)、Linux 操作系統(tǒng)。

 圖1 開(kāi)發(fā)板正面圖

圖2 開(kāi)發(fā)板側(cè)視圖

XQ138F-EVM是一款基于廣州星嵌SOM-XQ138F核心板設(shè)計(jì)的開(kāi)發(fā)板，采用沉金無(wú)鉛工藝的4層板設(shè)計(jì)，它為用戶提供了 SOM-XQ138F核心板的測(cè)試平臺(tái)，用于快速評(píng)估SOM-XQ138F核心板的整體性能。

SOM-XQ138F核心板采用沉金無(wú)鉛工藝的8層板設(shè)計(jì)，引出CPU全部資源信號(hào)引腳，二次開(kāi)發(fā)極其容易，客戶只需要專(zhuān)注上層應(yīng)用，大大降低了開(kāi)發(fā)難度和時(shí)間成本，讓產(chǎn)品快速上市，及時(shí)搶占市場(chǎng)先機(jī)。不僅提供豐富的 Demo 程序，還提供詳細(xì)的開(kāi)發(fā)教程，全面的技術(shù)支持，協(xié)助客戶進(jìn)行底板設(shè)計(jì)、調(diào)試以及軟件開(kāi)發(fā)。

數(shù)據(jù)采集處理顯示系統(tǒng)

智能電力系統(tǒng)

圖像處理設(shè)備

高精度儀器儀表

中高端數(shù)控系統(tǒng)

通信設(shè)備

音視頻數(shù)據(jù)處理

圖3 典型應(yīng)用領(lǐng)域

   廣州星嵌設(shè)計(jì)的XQ138F-EVM是一款DSP+ARM+FPGA三核高速數(shù)據(jù)采集處理開(kāi)發(fā)板，適用于電力、通信、工控、醫(yī)療和音視頻等數(shù)據(jù)采集處理領(lǐng)域。

此設(shè)計(jì)采用OMAP-L138+Spartan-6平臺(tái)，其中OMAP-L138是德州儀器（TI）低功耗高性能浮點(diǎn)DSP C6748+ARM9雙核處理器，而Spartan-6是賽靈思（Xilinx）平臺(tái)升級(jí)靈活、性價(jià)比極高的FPGA處理器。此設(shè)計(jì)通過(guò)OMAP-L138的uPP、EMIF等通信接口將兩個(gè)芯片結(jié)合在一起，而OMAP-L138內(nèi)部的DSP和ARM通過(guò)DSPLINK/SYSLINK進(jìn)行雙核通信，實(shí)現(xiàn)了需求獨(dú)特、靈活、功能強(qiáng)大的DSP+ARM+FPGA三核高速數(shù)據(jù)采集處理系統(tǒng)。

圖5 FPGA與OMAP-L138通信框圖

圖6 OMAP-L138+FPGA核心板

高速通信總線——uPP

uPP（Universal Parallel Port）是OMAP-L138 CPU頗具特色的高速并行數(shù)據(jù)傳輸總線，可以單獨(dú)發(fā)送和接受數(shù)據(jù)，也可以同時(shí)接收和發(fā)送數(shù)據(jù)，常用于和FPGA以及其他并口設(shè)備數(shù)據(jù)傳輸。

OMAP-L138的uPP 共有2個(gè)通道（通道A和通道B），共有32位數(shù)據(jù)線，控制簡(jiǎn)單，配置靈活，數(shù)據(jù)吞吐量大。uPP時(shí)鐘速率可高達(dá)處理器時(shí)鐘速率的一半，對(duì)于在456MHz下運(yùn)行的OMAP-L138處理器，uPP單通道吞吐量理論值可高達(dá)228MB/s。

圖6 OMAP-L138 DSP+ARM雙核通信原理

基本原理

TI官方的DSPLINK/SYSLINK雙核通信組件提供了一套通用的API，從應(yīng)用層抽象出ARM與DSP的物理連接特性，從而降低用戶開(kāi)發(fā)程序的復(fù)雜度。其中DSPLINK使用DSP/BIOS操作系統(tǒng)，SYSLINK使用SYS/BIOS操作系統(tǒng)，SYSLINK屬于DSPLINK的新版本雙核通信組件。

在ARM和DSP的雙核通信開(kāi)發(fā)中，ARM端運(yùn)行HLOS操作系統(tǒng)（一般是Linux），DSP端運(yùn)行RTOS實(shí)時(shí)操作系統(tǒng)（一般是DSP/BIOS或者SYS/BIOS），雙核主頻456MHz。

優(yōu)勢(shì)

（1） SOC片上DSP+ARM架構(gòu)可實(shí)現(xiàn)穩(wěn)定的雙核通信，縮短了雙核通信開(kāi)發(fā)時(shí)間。

（2） DSPLINK/SYSLINK雙核通信組件突破了雙核開(kāi)發(fā)瓶頸，節(jié)約了研發(fā)成本。

（3） SOC上的DSP和ARM架構(gòu)簡(jiǎn)化了硬件設(shè)計(jì)，降低了產(chǎn)品功耗和硬件成本。