首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> niosii

基于FPGA NiosII的MPEG-4視頻播放器設(shè)計

  • 多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一，就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大，與數(shù)字存儲媒體、通信網(wǎng)容量小的矛盾，其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù)，MPEG.
  • 關(guān)鍵字： NiosII  MPEG-4  FPGA  視頻播放器  

基于FPGA的嵌入式圖像監(jiān)控系統(tǒng)設(shè)計

  • 本文主要完成了嵌入式圖像監(jiān)控系統(tǒng)的設(shè)計，該系統(tǒng)克服了模擬圖像監(jiān)控技術(shù)具有的弊端，在普通家庭、臨時性作業(yè)場所中具有很強(qiáng)的應(yīng)用前景。這些領(lǐng)域一般對視頻傳輸指標(biāo)的要求不一定很高，但要求便于攜帶，同時功耗較小(例如臨時性場合等)，具有體積小、功耗低、成本低、速度快、穩(wěn)定性好等特點(diǎn)，可以有效地克服傳統(tǒng)的基于計算機(jī)的監(jiān)控系統(tǒng)的缺點(diǎn)。系統(tǒng)可做為一個智能部件“嵌入”到各種應(yīng)用系統(tǒng)中，如將其配上網(wǎng)絡(luò)接口接上計算機(jī)系統(tǒng)，即可構(gòu)成一個監(jiān)控網(wǎng)絡(luò)系統(tǒng)，是一種相對獨(dú)立的OEM部件。
  • 關(guān)鍵字： 圖像監(jiān)控系統(tǒng)  NiosII  FPGA  

基于ARM和FPGA的服務(wù)機(jī)器人運(yùn)動控制系統(tǒng)研究

  • 介紹了一種基于ARM和FPGA的嵌入式控制系統(tǒng)，該系統(tǒng)既能獨(dú)立運(yùn)行又能在計算機(jī)輔助下運(yùn)行，是一種兼具柔性和開放性的系統(tǒng)。利用ARM的強(qiáng)大的數(shù)據(jù)流轉(zhuǎn)換功能和FPGA的快速配置能力，實(shí)現(xiàn)硬件可重構(gòu)。給出了系統(tǒng)的總體結(jié)構(gòu)、ARM和FPGA之間的通信設(shè)計，重點(diǎn)給出了基于NiosII的嵌入式可重構(gòu)底層控制設(shè)計，PWM功能模塊在FPGA上的實(shí)現(xiàn)。設(shè)計的系統(tǒng)集成度高、靈活。實(shí)驗表明系統(tǒng)具有高可靠性，能滿足服務(wù)機(jī)器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運(yùn)行處理數(shù)據(jù)，其之間又可以互相通信，實(shí)現(xiàn)了系統(tǒng)的擴(kuò)展
  • 關(guān)鍵字： 硬件可重構(gòu)  NiosII  FPGA  

基于Nios II的過程控制實(shí)驗裝置的研究

  • 利用SOPC強(qiáng)大的IP核和容易配置的優(yōu)勢簡化設(shè)計流程。充分發(fā)揮NiosⅡ強(qiáng)大的并行處理能力。該系統(tǒng)主要涉及多個下位機(jī)與FPGA的通信問題。
  • 關(guān)鍵字： SOPC  IP核  NiosII  

片上可編程系統(tǒng)在地震數(shù)據(jù)采集中的應(yīng)用

  • 通過靈活配置，采用包括NiosII CPU軟核、采集控制接口、通訊接口以及數(shù)據(jù)傳輸控制模塊等一些外圍接口，配合ADC采集芯片，組成了一個具有采集控制和傳輸功能的數(shù)據(jù)采集系統(tǒng)。通過測試和實(shí)驗，達(dá)到了預(yù)期的設(shè)計要求?？s短了開發(fā)周期，提高了研發(fā)的工作效率。
  • 關(guān)鍵字： NiosII  ADC  數(shù)據(jù)采集系統(tǒng)  

基于NIOS II多處理機(jī)技術(shù)的的網(wǎng)絡(luò)數(shù)據(jù)處理研究

  • 隨著嵌入式網(wǎng)絡(luò)（網(wǎng)絡(luò)就是用物理鏈路將各個孤立的工作站或主機(jī)相連在一起，組成數(shù)據(jù)鏈路，從而達(dá)到資源共享和通信的目的）數(shù)據(jù)處理系統(tǒng)的廣泛應(yīng)用，網(wǎng)絡(luò)（網(wǎng)絡(luò)就是用物理鏈路將各個孤立的工作站或主機(jī)相連在一起，組成數(shù)據(jù)鏈路，從而達(dá)到資源共享和通信的目的）數(shù)據(jù)高速處理對嵌入式系統(tǒng)提出更高的要求，對于單處理器的網(wǎng)絡(luò)（網(wǎng)絡(luò)就是用物理鏈路將各個孤立的工作站或主機(jī)相連在一起，組成數(shù)據(jù)鏈路，從而達(dá)到資源共享和通信的目的）數(shù)據(jù)處理方式已無法滿足要求，為此，提出對于SOPC（System On Programmable Chip）的
  • 關(guān)鍵字： SOPC  NiosII  多處理機(jī)  

基于NIOS Ⅱ軟核處理器的的UART通信的實(shí)現(xiàn)

  • NIOS ⅡI軟核處理器具有可裁減,配置靈活等優(yōu)點(diǎn)。在實(shí)際使用中,可根據(jù)需求,構(gòu)建最合適的處理器系統(tǒng)及外部接口而無需更改硬件電路或增加擴(kuò)展芯片。它提供完備的數(shù)據(jù)通信協(xié)議,用戶只需要使用相關(guān)的IP核即可得到所需的接口。針對這些特點(diǎn),本文介紹了基于NIOS II軟核處理器的異步串行通信的實(shí)現(xiàn)方法,講述了如何采用SOPC Builder定制UART（異步串行收發(fā)器）IP核,重點(diǎn)討論了在NIOS II集成開發(fā)環(huán)境下的幾種編程方法。
  • 關(guān)鍵字： NiosII  IP核  SoPCBuilder  

基于Nios II的掃描信號發(fā)生器IP核設(shè)計

  • 本文根據(jù)NiosII嵌入式系統(tǒng)的Avalon總線規(guī)范，提出了一種可控震源掃描信號發(fā)生器IP核設(shè)計的方法，并詳細(xì)介紹了IP核的硬件和軟件設(shè)計。該方法采用自定制組件的軟、硬件協(xié)同設(shè)計，實(shí)現(xiàn)了起止頻率和掃描時長可調(diào)的線性升降頻正弦掃描信號與頻率可調(diào)的偽隨機(jī)掃描信號發(fā)生器的IP核設(shè)計。通過對該IP核進(jìn)行驗證，證明了其可行性和正確性。
  • 關(guān)鍵字： Avalon總線  IP核  NiosII  

NIOS II開發(fā)環(huán)境建立方法

  • 在20分鐘內(nèi)建立一個NIOS II開發(fā)環(huán)境的方法。
  • 關(guān)鍵字： NiosII  QuartusII  管腳分配  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：典型實(shí)例-基于NIOS II處理器的數(shù)字鐘設(shè)計

  • 本節(jié)旨在通過給定的工程實(shí)例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗證，完成工程設(shè)計的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解以下知識點(diǎn)。
  • 關(guān)鍵字： SOPC  NiosII  FPGA  數(shù)字鐘  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：典型實(shí)例-基于NIOS II處理器的“Hello LED”程序設(shè)計

  • 本節(jié)旨在通過給定的工程實(shí)例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗證，完成工程設(shè)計的硬件實(shí)現(xiàn)。本節(jié)主要講解下面一些
  • 關(guān)鍵字： SOPC  NiosII  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：基于NIOS II的開發(fā)設(shè)計流程

  • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計嵌入式系統(tǒng)時，通常會按照以下步驟。
  • 關(guān)鍵字： 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：Altera公司的NIOS II解決方案

  • NIOS II是一個用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴(kuò)展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關(guān)鍵字： Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

基于NiosII的工程爆破振動數(shù)據(jù)采集控制器設(shè)計

  • 介紹了一種在工程爆破振動數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于Nios II的MIII總線轉(zhuǎn)換板設(shè)計

  • 本文介紹的MIII總線轉(zhuǎn)換板的主要功能是將機(jī)載火控設(shè)備的MIII總線數(shù)據(jù)轉(zhuǎn)換成串口數(shù)據(jù)，以方便實(shí)現(xiàn)與PC機(jī)的通信，這樣，PC機(jī)就可讀取機(jī)載設(shè)備數(shù)據(jù)或發(fā)送指令以操作總線設(shè)備。
  • 關(guān)鍵字： MIII總線  VerilogHDL  NiosII  
共72條 1/5 1 2 3 4 5 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473