首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> quartusⅡ

基于VHDL的洗衣機控制器的設(shè)計

  • 摘要：為降低設(shè)計成本，縮短設(shè)計周期，提出一種基于VHDL的洗衣機控制器的設(shè)計方案。該方案采用模塊化的設(shè)計思想，并使用狀態(tài)機完成控制模塊的設(shè)計。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設(shè)計、編譯和仿真，并在FPGA硬件
  • 關(guān)鍵字： 洗衣機控制器  狀態(tài)機  FPGA  VHDL  QuartusⅡ  

基于FPGA的數(shù)字電子鐘設(shè)計

  • 摘要：采用FPGA進行的數(shù)字電路設(shè)計具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計方案。該方案采用VHDL設(shè)計底層模塊，采用電路原理圖設(shè)計頂層系統(tǒng)。整個系統(tǒng)在
  • 關(guān)鍵字： EDA  FPGA  QuartusⅡ  數(shù)字鐘  

基于CMOS或CCD圖像傳感器的經(jīng)典設(shè)計及技術(shù)文獻匯總

  • 　　圖像傳感器，或稱感光元件，是一種將光學圖像轉(zhuǎn)換成電子信號的設(shè)備，它被廣泛地應用在數(shù)碼相機和其他電子光學設(shè)備中。早期的圖像傳感器采用模擬信號，如攝像管(video camera tube)。如今，圖像傳感器主要分為感光耦合元件(charge-coupled device, CCD)和互補式金屬氧化物半導體有源像素傳感器(CMOS Active pixel sensor)兩種。本文介紹基于CMOS或CCD兩種圖像傳感器的應用及技術(shù)文獻，供大家參考。 　　基于USB傳輸及CMOS圖像傳感器的指紋識別儀的實
  • 關(guān)鍵字： Verilog HDL  QuartusⅡ  VHDL  

基于FPGA的數(shù)字日歷設(shè)計

  • 　　基于FPGA設(shè)計數(shù)字日歷可以實現(xiàn)以軟件方式設(shè)計硬件的目的，無需購買專用數(shù)字芯片，從而克服了傳統(tǒng)利用多片數(shù)字集成電路設(shè)計數(shù)字日歷存在焊接麻煩、調(diào)試繁瑣、成本較高等問題。而且，基于FPGA的數(shù)字日歷與傳統(tǒng)系統(tǒng)相比，在設(shè)計靈活、開發(fā)速度、降低成本、計時精度、功能實現(xiàn)上都得到大幅度提升，能夠更好地滿足人們?nèi)粘Ｉ畹男枰? 　　本文介紹如何利用VHDL硬件描述語言設(shè)計一個具有年、月、日、星期、時、分、秒計時顯示功能，時間調(diào)整功能和整點報時功能的數(shù)字日歷。在QuartusⅡ開發(fā)環(huán)境下，采用自頂向下的設(shè)計方法，建
  • 關(guān)鍵字： FPGA  QuartusⅡ  

基于VHDL和QuartusⅡ的數(shù)字電子鐘設(shè)計與實現(xiàn)

  • 摘要：采用FPGA進行的數(shù)字電路設(shè)計具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計方案。該方案采用VHDL設(shè)計底層模塊，采用電路原理圖設(shè)計頂層系統(tǒng)。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設(shè)計、編譯和仿真，并在FPGA硬件實驗箱上進行測試。測試結(jié)果表明該設(shè)計方案切實可行。 EDA(Electronic Design Automation)又名電子設(shè)計自動化，其基本特征是：以超大規(guī)?？删幊踢壿嬈骷鏔PGA，為設(shè)計載體，以硬件描述語言，如VHDL，為
  • 關(guān)鍵字： FPGA  QuartusⅡ  

基于FPGA的模糊PID控制器設(shè)計

  • 針對實現(xiàn)傳統(tǒng)模糊PID控制器時，需要建立比例、積分和微分三個模糊控制器，存在模糊規(guī)則較繁雜、運算量大、速度慢等問題，提出了以PD模糊控制器代替P1模糊控制器，采用兩個PD模糊控制器，并引入FPGA技術(shù)，實現(xiàn)模糊PID控制器。通過QuartusⅡ和Matlab聯(lián)合仿真，比較了基于FBC和SBC實現(xiàn)的模糊PID控制器的控制效果，驗證了設(shè)計方案的正確性和可行性。
  • 關(guān)鍵字： 模糊PID  控制器  FPGA：QuartusⅡ  Matlab  

FPGA技術(shù)在雷達信號模擬器中的應用

  • 摘要：基于FPGA的各種雷達信號產(chǎn)生方法,介紹了在FPGA中實現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號...
  • 關(guān)鍵字： FPGA  雷達信號模擬器  QuartusⅡ  

FPGA系統(tǒng)內(nèi)部邏輯在線測試技術(shù)研究

  • 　　1 引言 　　隨著FPGA向低成本、低功耗、高性能方向發(fā)展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內(nèi)部信號的I／O引腳以及FPGA的驗證工作變得非常困難，同時FPGA的驗證和調(diào)試耗時占總開發(fā)時間的50％以上。 　　在驗證和調(diào)試系統(tǒng)時，傳統(tǒng)上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進行測量和分析。由于這些設(shè)備相當昂貴，而且調(diào)試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。 　　伴隨著EDA 工具的快速發(fā)展，Altera公司在Quartus
  • 關(guān)鍵字： FPGA  I／O  EDA  QuartusⅡ  存儲  

基于DSP Builder的FIR濾波器的設(shè)計與實現(xiàn)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關(guān)鍵字： DSP  FPGA  FIR  QuartusⅡ  
共9條 1/1 1

quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對quartusⅡ的理解，并與今后在此搜索quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473