首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> verilog-xl

基于Verilog HDL語(yǔ)言的32X8 FIFO設(shè)計(jì)

  • 摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫(xiě)地址寄存器和雙體存儲(chǔ)器的交替讀、寫(xiě)機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫(xiě)的能力,完全基于Verilog HDL語(yǔ)言實(shí)現(xiàn)了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設(shè)計(jì)及驗(yàn)證

  • 摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線(xiàn)控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄...
  • 關(guān)鍵字： CAN總線(xiàn)  控制器  FPGA  Verilog  HDL  

Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

  • 隨著數(shù)字時(shí)代的到來(lái)，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類(lèi)生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過(guò)程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理
  • 關(guān)鍵字： Verilog  HDL  自動(dòng)  數(shù)據(jù)采集系統(tǒng)    

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設(shè)計(jì)及驗(yàn)證

  • 摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線(xiàn)控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件
  • 關(guān)鍵字： 控制器  設(shè)計(jì)  驗(yàn)證  總線(xiàn)  CAN  Verilog  HDL  語(yǔ)言  基于  

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

  • 　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒(méi)有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。 當(dāng)今
  • 關(guān)鍵字： System  Verilog  ESL  設(shè)計(jì)流程    

科銳發(fā)布Verilog-A無(wú)線(xiàn)射頻器件模型

  • 科銳公司(Nasdaq: CREE)宣布推出適用于 GaN 無(wú)線(xiàn)射頻器件的全新 Verilog-A 非線(xiàn)性器件模型，該模型專(zhuān)為安捷倫的 ADS 以及 AWR 的 Microwave Office 等領(lǐng)先無(wú)線(xiàn)射頻設(shè)計(jì)平臺(tái)而研發(fā)。全新器件模型能夠支持更為復(fù)雜的電路仿真，包括最新寬帶調(diào)制包絡(luò)分析和4G 蜂窩通信的多模式無(wú)線(xiàn)射頻功率放大器。
  • 關(guān)鍵字： 科銳  無(wú)線(xiàn)射頻  Verilog-A  

基于Verilog實(shí)現(xiàn)電器定時(shí)開(kāi)關(guān)控制

  • 1、前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn) ...
  • 關(guān)鍵字： Verilog  電器  定時(shí)開(kāi)關(guān)  控制  

Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析

  • Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析,對(duì)于復(fù)雜的設(shè)計(jì)來(lái)說(shuō)，Verilog代碼覆蓋率檢查是檢查驗(yàn)證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過(guò)程中被驗(yàn)證過(guò)了，代碼覆蓋率分析包括以下分析內(nèi)容。1、語(yǔ)句覆
  • 關(guān)鍵字： 代碼  分析  覆蓋率  驗(yàn)證  Verilog  全面性  

Verilog串口UART程序

  • Verilog串口UART程序,==========================================================================
    //-----------------------------------------------------
    // Design Name : uart
    // File Name : uart.v
    // Function : S
  • 關(guān)鍵字： 程序  UART  串口  Verilog  

采用Verilog的數(shù)字跑表設(shè)計(jì)

  • 本節(jié)通過(guò)Verilog HDL語(yǔ)言編寫(xiě)一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以?xún)?nèi)精確至百 ...
  • 關(guān)鍵字： Verilog  數(shù)字跑表  

Verilog模擬PS2協(xié)議的方法

  • Verilog模擬PS2協(xié)議的方法,PS2協(xié)議讀鍵盤(pán)值相當(dāng)簡(jiǎn)單嘛，比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過(guò)程.1.明確接線(xiàn)關(guān)系，只需接4根線(xiàn)，VCC要+5V，3.3我測(cè)試過(guò)不能用，時(shí)鐘和數(shù)據(jù)線(xiàn)要用bidir雙向口線(xiàn)，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤(pán)
  • 關(guān)鍵字： 方法  協(xié)議  PS2  模擬  Verilog  

可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl

  • 如果適配器模塊是由NI公司開(kāi)發(fā)的，那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗(yàn)。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開(kāi)發(fā)的，則或許提供定
  • 關(guān)鍵字： FlexRIO  Verilog  VHDL  IP    

基于FPGA和Verilog的液晶顯示控制器設(shè)計(jì)

  • 液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn)，在移動(dòng)通信終端、便攜計(jì)算機(jī)、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動(dòng)電路的核心部件通常由集成電路
  • 關(guān)鍵字： 控制器  設(shè)計(jì)  液晶顯示  Verilog  FPGA  基于  

CY7C68013與FPGA接口的Verilog HDL實(shí)現(xiàn)

  • 0 引 言USB(通用串行總線(xiàn))是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線(xiàn)規(guī)范，它解決了與網(wǎng)絡(luò)通信問(wèn)題，而且端口擴(kuò)展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
  • 關(guān)鍵字： Verilog  C68013  68013  FPGA    

基于XCR3032的大容量FLASH存儲(chǔ)器接口設(shè)計(jì)

  • 摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來(lái)實(shí)現(xiàn)微控制器與大容量FLASH存儲(chǔ)器相接口的...
  • 關(guān)鍵字： XCR3032  FLASH存儲(chǔ)器  K9K1G08U0M  Verilog  HDL  
共181條 9/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

verilog-xl介紹

您好，目前還沒(méi)有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條，闡述對(duì)verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

Verilog-XL    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473