FPGA設(shè)計經(jīng)驗談

　　從大學時代第一次接觸FPGA至今已有10多年的時間。至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表，搶答器，密碼鎖等實驗時，那個興奮勁。當時由于沒有接觸到HDL硬件描述語言，設(shè)計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。后來讀研究生，工作陸陸續(xù)續(xù)也用過Quartus II，F(xiàn)oundation，ISE，Libero，并且學習了verilogHDL語言，學習的過程中也慢慢體會到verilog的妙用，原來一小段語言就能完成復(fù)雜的原理圖設(shè)計，而且語言的移植性可操作性比原理圖設(shè)計強很多。

　　在學習一門技術(shù)之前我們往往從它的編程語言入手，比如學習單片機時，我們往往從匯編或者C語言入門。所以不少開始接觸FPGA的開發(fā)人員，往往是從VHDL或者Verilog開始入手學習的。但我個人認為，若能先結(jié)合《數(shù)字電路基礎(chǔ)》系統(tǒng)學習各種74系列邏輯電路，深刻理解邏輯功能，對于學習HDL語言大有裨益，往往會起到事半功倍的效果。

　　當然，任何編程語言的學習都不是一朝一夕的事，經(jīng)驗技巧的積累都是在點滴中完成，FPGA設(shè)計也無例外。下面就以我的切身體會，談?wù)凢PGA設(shè)計的經(jīng)驗技巧。

　　1)看代碼，建模型

　　只有在腦海中建立了一個個邏輯模型，理解FPGA內(nèi)部邏輯結(jié)構(gòu)實現(xiàn)的基礎(chǔ)，才能明白為什么寫Verilog和寫C整體思路是不一樣的，才能理解順序執(zhí)行語言和并行執(zhí)行語言的設(shè)計方法上的差異。在看到一段簡單程序的時候應(yīng)該想到是什么樣的功能電路。

　　例如：

　　上面這段代碼實現(xiàn)的功能就是一個帶使能端的2選1數(shù)據(jù)選擇器，如下圖所示。

　　再例如：