之前探討過PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議，這次自己動手實現(xiàn)了利用FPGA接收鍵盤編碼，然后通過串口傳輸?shù)絇C。做的比較簡單，只是通過FPGA把大寫字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼，只要字母按鍵被按下，就能在串口調(diào)試助
關(guān)鍵字：
源程序 解碼 鍵盤 PS2 verilog
目前以硬件描述語言(Verilog 或 VHDL)所完成的電路設(shè)計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
關(guān)鍵字：
賽靈思 FPGA Verilog
提出了采用VerilogHDL設(shè)計I2C總線分析器的方法，該I2C總線分析器支持三種不同的工作模式：被動、主機(jī)和從...
關(guān)鍵字：
Verilog HDL I2C總線分析器
Verilog HDL中，有兩種過程賦值方式，即阻塞賦值(blocking)和非阻塞賦值(nonblocking)。阻塞賦值執(zhí)行時，RHS(right hand statement)估值與更新LHS(left hand statement)值一次執(zhí)行完成，計算完畢，立即更新。在執(zhí)行時
關(guān)鍵字：
Verilog HDL 阻塞屬性
0 引言 密碼模塊是安全保密系統(tǒng)的重要組成部分，其核心任務(wù)就是加/解密數(shù)據(jù)。目前，分組密碼算法AES以 ...
關(guān)鍵字：
Verilog AES密碼算法
現(xiàn)代計算機(jī)和通信系統(tǒng)中廣泛采用數(shù)字信號處理的技術(shù)和方法，其基本思路是先把信號用一系列的數(shù)字來表示，然后對這些數(shù)字信號進(jìn)行各種快速的數(shù)學(xué)運算。其目的是多種多樣的，有的是為了加密，有的是為了去掉噪聲等無
關(guān)鍵字：
設(shè)計 濾波器 HDL Verilog 基于
基于Verilog簡易UART的FPGA/CPLD實現(xiàn),目標(biāo)：在xo640上實現(xiàn)一個簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲，用FIFO實現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
關(guān)鍵字：
FPGA/CPLD 實現(xiàn) UART 簡易 Verilog 基于
博客園正式支持Verilog語法著色功能,以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的主題詞畢竟不太一樣，透過dudu的幫助，我將Verilog 2001年的主題詞加上了，現(xiàn)在博客園也能漂亮的顯示Verilog代碼了!!介紹
關(guān)鍵字：
著色 功能 語法 Verilog 正式 支持 博客
ST-BUS總線接口模塊的Verilog HDL設(shè)計,ST-BUS是廣泛應(yīng)用于E1通信設(shè)備內(nèi)部的一種模塊間通信總線。結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計，本文對ST-BUS總線進(jìn)行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設(shè)計方法，給出了Verilog HDL實現(xiàn)和模塊的時序仿真圖。
關(guān)鍵字：
HDL 設(shè)計 Verilog 模塊 總線 接口 ST-BUS
以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度...
關(guān)鍵字：
FPGA 賽靈思 Verilog CPLD
verilog中阻塞賦值和非阻塞賦值,阻塞和非阻塞語句作為verilog HDL語言的最大難點之一，一直困擾著FPGA設(shè)計者，即使是一個頗富經(jīng)驗的設(shè)計工程師，也很容易在這個點上犯下一些不必要的錯誤。阻塞和非阻塞可以說是血脈相連，但是又有著本質(zhì)的差別。理解
關(guān)鍵字：
阻塞 verilog
PLD/FPGA硬件語言設(shè)計verilog HDL,HDL概述 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語法嚴(yán)格;而Verilog HDL是在C語言的基礎(chǔ)上發(fā)展起來的一種硬
關(guān)鍵字：
verilog HDL 設(shè)計 語言 硬件 PLD/FPGA
Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL 優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。 缺點：很多錯誤在編譯的時候不能被發(fā)現(xiàn)?！ HDL 優(yōu)點：語法嚴(yán)謹(jǐn)，層次結(jié)構(gòu)清晰?！ ∪秉c：熟悉時間長，不夠靈
關(guān)鍵字：
比較 分析 FPGA VHDL HDL Verilog
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計,本設(shè)計是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
關(guān)鍵字：
液晶顯示 控制器 設(shè)計 Verilog 語言 FPGA 硬件 描述 基于
verilog-xl介紹
您好，目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條，闡述對verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473