- 摘要：為了提高運算放大器的驅動能力，依據現有CMOS集成電路生產線，介紹一款新型BiCMOS集成運算放大電路設計，探討B(tài)iCMOS工藝的特點。在S-Edit中進行“BiCMOS運放設計”電路設計，并對其電路各個器件參數
- 關鍵字：
BiCMOS CMOS 工藝 放大器設計
- 近幾年，在科技部、信息產業(yè)部等的大力引導下，半導體照明產業(yè)人氣鼎盛，其中l(wèi)ed封裝業(yè)由于進入門檻相對較低，吸引...
- 關鍵字：
LED 封裝 工藝
- 本文給出了一種低電壓全差分套筒式運算放大器的設計方法，同時對該設計方法進行了仿真，從仿真結果可以看出，在保證高增益、低功耗的同時，該設計還可以滿足20 MHz流水線模數轉換器中運放的設計要求。
- 關鍵字：
mCMOS 0.6 工藝 全差分
- 隨著大規(guī)模集成電路技術的發(fā)展與成熟，CMOS工藝以其低成本、低功耗、高集成度的優(yōu)點使得采用CMOS工藝實現高性能集成鎖相環(huán)具有十分重要的意義和廣闊的前景。
- 關鍵字：
芯片 設計 相環(huán) 電荷 CMOS 工藝 基于
- 變壓器繞組繞在磁芯骨架上，特別是饒組的層數較多時，不可避免的會產生分布電容，由于變壓器工作在高頻狀態(tài)下，那么這些分布電容對變壓器的工作狀態(tài)將產生非常大的影響，如引起波形產生振蕩，EMC變差，變壓器發(fā)熱等。
- 關鍵字：
變壓器 電容 工藝 分布
- 隨著半導體工藝開發(fā)和制造成本的快速上升和復雜程度不斷加深，半導體制造商如今面臨著前所未有的挑戰(zhàn)。為了滿足成本更低和功能更多的產品需求，半導體工藝的更新換代取決于不同器件類型的升級和集成——核
- 關鍵字：
TCAD 計算機輔助 工藝 設計技術
- 賈凡尼現象或賈凡尼效應是指兩種金屬由于存在電位差，通過介質產生了電流，繼而產生了電化學反應，致使電位高的陽極被氧化的現象.本文中我們將各方面探討分析PCB化學鍍銀工藝中賈凡尼現象存在的原因和處理方法。
- 關鍵字：
PCB 化學鍍銀 工藝 分析
- 敷銅作為PCB設計的一個重要環(huán)節(jié)，不管是國產的青越鋒PCB設計軟件，還國外的一些Protel,PowerPCB都提供了智能敷銅功能，那么怎樣才能敷好銅，我將自己一些想法與大家一起分享，希望能給同行帶來益處。 所謂覆銅
- 關鍵字：
PCB 敷銅 工藝
- 一. 引言
隨著人類對于居住環(huán)境要求的不斷提高，目前PCB生產過程中涉及到的環(huán)境問題顯得尤為突出。目前有關鉛和溴的話題是最熱門的；無鉛化和無鹵化將在很多方面影響著PCB的發(fā)展。雖然目前來看，PCB的表面處理工
- 關鍵字：
PCB 表面處理 工藝
- 本文以比較器為基本電路，采用恒流源充放電技術，設計了一種基于1.0mu;m CMOS工藝的鋸齒波振蕩電路，并對其各單元組成電路的設計進行了闡述。同時利用Cadence Hspice仿真工具對電路進行了仿真模擬，結果表明，鋸
- 關鍵字：
CMOS 工藝 鋸齒波 振蕩電路
- 1 引言 本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進，設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小
- 關鍵字：
CSMC PLL 工藝 零延時
- 在現代電子系統(tǒng)設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置
- 關鍵字：
保密性 問題 FPGA 工藝 SRAM 基于
- 利用PLC系統(tǒng)控制閃光對焊工藝過程的設計,閃光對焊作為一種先進的焊接技術，具有無需添加焊接材料、生產率高、成本低、易于操作等優(yōu)點。隨著工業(yè)技術的不斷發(fā)展，焊接的零件截面越來越大，遇到了一些技術問題，如焊接加熱難、生產率低、產品合格率低等。為了
- 關鍵字：
工藝 過程 設計 閃光 控制 PLC 系統(tǒng) 利用
- 工業(yè)以太網是一個基于以太網技術標準進行實現所有控制、調節(jié)儀器設備自動化技術的高層次概念。因為一般情況下企業(yè)已擁有把辦公計算機連接成為一個網絡的LAN以太網了，而這種網絡有可能與工業(yè)以太網聯網，并且仍然使用
- 關鍵字：
設計 方案 聯網 垂直 工藝 設備 流程
- 實現世界上最先進的定制邏輯器件引言
Altera于2008年第二季度推出Stratix® IV和HardCopy® IV器件系列標志著世界上首款40-nm FPGA和業(yè)界唯一
40-nm ASIC 無風險移植途徑的誕生。Altera 通過三年周密的規(guī)劃和
- 關鍵字：
40 nm 工藝 定制
工藝介紹
您好，目前還沒有人創(chuàng)建詞條工藝!
歡迎您創(chuàng)建該詞條，闡述對工藝的理解，并與今后在此搜索工藝的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
