基于0．5μm CMOS工藝的一款新型BiCMOS集成運(yùn)算放

摘要：為了提高運(yùn)算放大器的驅(qū)動(dòng)能力，依據(jù)現(xiàn)有CMOS集成電路生產(chǎn)線，介紹一款新型BiCMOS集成運(yùn)算放大電路設(shè)計(jì)，探討BiCMOS工藝的特點(diǎn)。在S-Edit中進(jìn)行“BiCMOS運(yùn)放設(shè)計(jì)”電路設(shè)計(jì)，并對(duì)其電路各個(gè)器件參數(shù)進(jìn)行調(diào)整，包括MOS器件的寬長(zhǎng)比和電容電阻的值。完成電路設(shè)計(jì)后，在T-spice中進(jìn)行電路的瞬態(tài)仿真，插入CMOS，PNP和NPN的工藝庫(kù)，對(duì)電路所需的電源電壓和輸入信號(hào)幅度和頻率進(jìn)行設(shè)定調(diào)整，最終在W-Edit輸出波形圖。在MCNC 0.5μm工藝平臺(tái)上完成由MOS、雙極型晶體管和電容構(gòu)成的運(yùn)算放大器版圖設(shè)計(jì)。根據(jù)設(shè)計(jì)的版圖，設(shè)計(jì)出Bi-CMOS相應(yīng)的工藝流程，并提取各光刻工藝的掩模版。
關(guān)鍵詞：BiCMOS；運(yùn)算放大器；版圖；VLSL

0 引言
近幾年來(lái)，隨著混合微電子技術(shù)的快速發(fā)展及其應(yīng)用領(lǐng)域的不斷擴(kuò)大，使其在通信行業(yè)和計(jì)算機(jī)系統(tǒng)有了快速的發(fā)展和廣泛的應(yīng)用。隨之電子和通信業(yè)界對(duì)于現(xiàn)代電子元器件(例如大規(guī)模集成電路)、電路小型化、高速度、低電源電壓、低功耗和提高性價(jià)比等方面的要求越來(lái)越高。傳統(tǒng)的雙極技術(shù)雖然具有高速、電流驅(qū)動(dòng)能力強(qiáng)和模擬精度高等優(yōu)點(diǎn)，但其功耗和集成度卻不能適應(yīng)現(xiàn)代VLSI技術(shù)發(fā)展的需要。而一直作為硅鍺(SiGe)集成電路主要技術(shù)平臺(tái)的MOS器件及其電路雖在高集成度、低功耗、強(qiáng)抗干擾能力等方面有著雙極電路無(wú)法比擬的優(yōu)勢(shì)，但在高速、大電流驅(qū)動(dòng)場(chǎng)合卻無(wú)能為力。由此可見(jiàn)，無(wú)論是單一的CMOS，還是單一的雙極技術(shù)都無(wú)法滿足VLSI系統(tǒng)多方面性能的要求，因此只有融合CMOS和單一的雙極技術(shù)這兩種優(yōu)勢(shì)構(gòu)造BiCMOS器件及其電路，才是VLSI發(fā)展的必然產(chǎn)物。由于最先提出BiCMOS器件的構(gòu)造思路時(shí)，雙極和CMOS技術(shù)在工藝和設(shè)備上差異很大，組合難度和成本都高，同時(shí)因應(yīng)用上的需求并不十分迫切，所以BiCMOS技術(shù)的發(fā)展比較緩慢。

1 電路圖設(shè)計(jì)
本文基于MCNC 0．5 μm CMOS工藝線設(shè)計(jì)了BiCMOS器件，其集成運(yùn)算放大器由輸入級(jí)、中間級(jí)、輸出級(jí)和偏置電路4部分組成。輸入級(jí)由CMOS差分輸入對(duì)即兩個(gè)PMOS和NMOS組成；中間級(jí)為CMOS共源放大器；輸出級(jí)為甲乙類(lèi)互補(bǔ)輸出。圖1為CMOS差分輸入級(jí)，可作為集成運(yùn)算放大器的輸入級(jí)。NMOS管M1和M2作為差分對(duì)輸入管，它的負(fù)載是由NMOS管M3和M4組成的鏡像電流源；M5管用來(lái)為差分放大器提供工作電流。M1管和M2管完全對(duì)稱，其工作電流IDS1和IDS2由電流源Io提供。輸出電流IDS1和IDS2的大小取決于輸入電壓的差值VG1-VG2。IDS1和IDS2之和恒等于工作電流源Io。假設(shè)M1和M2管都工作在飽和區(qū)，那么如果M1和M2管都制作在孤立的P阱里，就沒(méi)有襯偏效應(yīng)，此時(shí)VTN1=VTN2=VT。忽略MOS管溝道長(zhǎng)度的調(diào)制效應(yīng)，差分對(duì)管的輸入差值電壓VID可表示為：

M2管和M4管構(gòu)成CMOS放大器，兩個(gè)管子都工作在飽和區(qū)，其電壓增益等于M2管的跨導(dǎo)gM2和M2，M4兩管的輸出阻抗并聯(lián)的乘積，即：