- 新華網北京3月27日電記者 27日從科技部獲悉,我國“極大規(guī)模集成電路制造裝備及成套工藝”重大專項進入全面實施階段?
據介紹,“極大規(guī)模集成電路制造裝備及成套工藝”重大專項旨在開發(fā)集成電路關鍵制造裝備,掌握具有自主知識產權的成套先進工藝及相關新材料技術,打破我國高端集成電路制造裝備與工藝完全依賴進口的狀況,帶動相關產業(yè)的技術提升和結構調整?
重大專項是實現我國中長期科技發(fā)展規(guī)劃的一項重要內容,黨中央?國務院高度重視重大專項的實施工作,多次召開
- 關鍵字：
集成電路 工藝
- 應答器設計的成本依賴于幾個因素，而不僅僅是硅的成本。事實上，芯片制造工藝的成本(就其復雜性和成熟程度...
- 關鍵字：
功耗 低功耗 驅動 工藝 溫度 電壓
- 壓控振蕩器(VCO)是射頻集成電路(RF-ICs)中的關鍵模塊之一。近年來隨著無線通信技術的快速發(fā)展，射頻收發(fā)機也有了新的發(fā)展趨勢，即單個收發(fā)機要實現寬頻率多標準的覆蓋，例如用于移動數字電視接收的調諧器一般要實現T-DMB、DMB-T等多個標準，并能覆蓋VHF、UHF和LBAND等多個頻段。本文所介紹的VCO設計采用如圖1(a)所示的交叉耦合電感電容結構，相對于其他結構的VCO來說該結構更加易于片上集成和實現低功耗設計，并且利用LC諧振回路的帶通濾波特性，能獲得更好的相位噪聲性能。
- 關鍵字：
寬帶 LC VCO 設計 相噪 工藝 0.18 RF CMOS 基于
- 本文基于Peregrine(派更)半導體公司的單片數字步進衰減器(DSA，Digital Step Attenuator)產品系列，闡述了DSA通用設計方法、RF CMOS工藝以及這些器件的性能。
- 關鍵字：
CMOS 工藝 步進 數字
- IBM聯(lián)盟開發(fā)出可在32納米芯片中加速實現一種被稱為“high-k/metal gate(高電介質金屬柵極)”的突破性材料。這種新方法是基于被稱為“high-k gate-first(高電介質先加工柵極)”加工工藝的方法，為客戶轉向高電介質金屬柵極技術提供了一種更加簡單和更省時間的途徑，由此而能夠帶來的益處包括性能的提高和功耗的降低。通過使用高電介質金屬柵極，IBM與聯(lián)盟合作伙伴成功地開發(fā)出比上一代技術體積小50%的芯片，同時提高了眾多性能。使用這種新技術的
- 關鍵字：
制程 工藝
- 資深評論人 莫大康
按國際工藝路線圖指引,全球半導體07年才進入45納米制程。其中英特爾首先采用高k及金屬柵工藝,將CMOS工藝推向一個新的里程碑。連戈登摩爾也坦誠,由此將定律可延伸又一個10年。
此次中芯國際能成功與國際最先進的技術輸出者,IBM達成45納米的技術轉讓協(xié)議意義十分深遠。
首先表征中芯國際愿意繼續(xù)追趕國際最先進工藝水平,加入全球最先進
- 關鍵字：
45納米 中芯國際 IBM 工藝
- 嵌入式實時系統(tǒng)開發(fā)的軟硬件考慮和關鍵工藝,本文將描述嵌入式系統(tǒng)和實時系統(tǒng)的關鍵特性，并探討在選擇或開發(fā)硬件和軟件組件的基礎上開發(fā)高效嵌入式系統(tǒng)的解決方案，同時詳細說明嵌入式系統(tǒng)和實時系統(tǒng)開發(fā)所特有的關鍵工藝技術。
- 關鍵字：
考慮 關鍵 工藝 軟硬件 開發(fā) 實時 系統(tǒng) 嵌入式
- 與其說45nm剛剛走到我們面前，不如說我們已經可以準備迎接32nm工藝時代，因為據三星存儲合作伙伴透露，今年底或明年初三星將開始試產30nm工藝半導體存儲芯片，其閃存芯片更是早于Intel邁向了50nm量產階段。無疑，我們只不過在Intel強大的宣傳攻勢下，認為似乎CPU才是所有半導體的制程工藝的領先者，但也許再向下Intel也會感到有些力不從心。
當然，我們今天討論的重點不是誰的制程工藝更先進，而是要討論45nm究竟該不該采用，亦或準確的說是要不要采用的問題。
從技術的角度來說，45
- 關鍵字：
半導體 制程 45nm 工藝 晶圓 成本 芯片
- 近期全球二線晶圓廠紛搶進0.13微米以下先進工藝，包括馬來西亞晶圓代工廠Silterra、以色列晶圓廠寶塔半導體(Tower Semiconductor)分別宣布 ，計劃以募資、借貸方式來擴充先進工藝產能，未來隨著二線晶圓廠紛跳脫成熟工藝藩籬、邁入先進工藝，不僅恐造成先進工藝價格雪上加霜，并將讓0.13微米、90納米工藝不再是一線晶圓廠獨霸天下，甚至得重新改寫“先進工藝”定義。
目前90納米、0.13微米工藝由臺灣晶圓代工廠臺積電、聯(lián)電稱霸，其中，臺積電90納米、0.13微米工藝各占營收比重達2
- 關鍵字：
晶圓廠 工藝 其他IC 制程
- VirtexTM-5系列產品的推出，使得Xilinx公司再一次成為向FPGA客戶提供新技術和能力的主導力量。...
- 關鍵字：
工藝 納米 散熱 泄漏
- 101 LATCH UP 栓鎖效應 當VLSI線路密度增加，Latch-Up之故障模式于MOS VLSI中將愈來愈嚴重，且僅發(fā)生于 CMOS電路，所有COMS電路西寄生晶體管所引起的LATCH-UP問題稱之為SCR (SILICON-CONYROLLED RECTIFIER）LATCH-UP，在S1基體內CMOS中形成兩個雙截子晶體管P-N-P-N形式的路徑，有如一個垂直的P+-N-P與一個水平N+-P-N晶體管組合形成于CMOS反向器，如果電壓降過大或受到外界電壓、電流或光的觸發(fā)時，將造成兩個晶體管互相
- 關鍵字：
工藝 微電子
- 151 RESOLUTION 解析力 1. 定義：解析力在IC制程的對準及印刷（Align & Print）過程中站著相當重要的地位，尤其演進到VLSI后，解析力的要求就更高了。它是對光學系統(tǒng)（如對準機、顯微鏡、望遠鏡等）好壞的評估標準之一，現今多以法國人雷萊（Rayleigh）所制定的標準遵循之。物面上兩光點經光學系統(tǒng)頭于成像面上不會模糊到只被看成一點時，物面上兩點間之最短距離。若此距離越小，則解析力越大。（通常鏡面大者，即NA大者，其解析力也越大）解析力不佳時，例如對準機對焦不清時，就會造成C
- 關鍵字：
工藝 微電子
- 1 Active Area 主動區(qū)（工作區(qū)） 主動晶體管（ACTIVE TRANSISTOR）被制造的區(qū)域即所謂的主動區(qū)（ACTIVE AREA）。在標準之MOS制造過程中ACTIVE AREA是由一層氮化硅光罩即等接氮化硅蝕刻之后的局部場區(qū)氧化所形成的，而由于利用到局部場氧化之步驟，所以ACTIVE AREA會受到鳥嘴（BIRD’S BEAK）之影響而比原先之氮化硅光罩所定義的區(qū)域來的小，以長0.6UM之場區(qū)氧化而言，大概會有0.5UM之BIRD’S BEAK存在，也就是說ACTIVE AREA比原在之
- 關鍵字：
工藝 微電子
- 51 DRAM , SRAM 動態(tài),靜態(tài)隨機存取內存 隨機存取記憶器可分動態(tài)及靜態(tài)兩種，主要之差異在于動態(tài)隨機存取內存（DRAM），在一段時間（一般是0.5ms～5ms）后，資料會消失，故必須在資料未消失前讀取元資料再重寫（refresh），此為其最大缺點，此外速度較慢也是其缺點，而DRAM之最大好處為，其每一記憶單元（bit）指需一個Transistor（晶體管）加一個Capacitor（電容器），故最省面積，而有最高之密度。而SRAM則有不需重寫、速度快之優(yōu)點，但是密度低，每一記憶單元（bit）有兩類
- 關鍵字：
工藝 微電子
工藝介紹
您好，目前還沒有人創(chuàng)建詞條工藝!
歡迎您創(chuàng)建該詞條，闡述對工藝的理解，并與今后在此搜索工藝的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
