最新超導(dǎo)量子位研究 成功導(dǎo)入CMOS制程

量子計(jì)算機(jī)可望在特定應(yīng)用領(lǐng)域帶來巨變，包含材料合成、藥物開發(fā)、網(wǎng)絡(luò)安全等等。在量子電路的運(yùn)算模型中，量子邏輯閘（簡稱量子閘）利用少數(shù)量子來進(jìn)行基本運(yùn)算，與傳統(tǒng)數(shù)字電路里的邏輯閘雷同。量子是量子電路的基本構(gòu)件。全球正在努力開發(fā)具備不同類型量子位的量子運(yùn)算平臺(tái)，期望能將應(yīng)用從實(shí)驗(yàn)室擴(kuò)展到全球。

其中一項(xiàng)前景看好的量子運(yùn)算技術(shù)透過超導(dǎo)電路運(yùn)行。Anton Potocnik是深耕量子運(yùn)算領(lǐng)域的imec資深研究員，他表示：「超導(dǎo)量子位的能量狀態(tài)相對容易操控，經(jīng)過這幾年，研究人員已能將越來越多的量子進(jìn)行耦合，進(jìn)而實(shí)現(xiàn)更進(jìn)階的量子糾纏—這是量子運(yùn)算發(fā)展的其中一大支柱。除此之外，全球各地的研究團(tuán)隊(duì)已經(jīng)公開展示超導(dǎo)量子位的優(yōu)異性能，包含維持量子態(tài)長達(dá)數(shù)百微秒的相干時(shí)間，以及達(dá)到一定水平的閘保真度（gate fidelity），兩者都是量子運(yùn)算的重要指標(biāo)?！?br/>
相干時(shí)間提供我們有關(guān)維持量子態(tài)（亦即數(shù)據(jù)保存）的時(shí)間信息；閘保真度則量化了理想的邏輯閘與其在實(shí)體量子電路對應(yīng)的物理閘之間的運(yùn)算誤差。

大型量子計(jì)算機(jī)的發(fā)展阻礙：變異度問題
目前為止，剛剛提到的量子運(yùn)算效能只能在實(shí)驗(yàn)室看到成果，利用雙角蒸鍍法（double-angle evaporation）與剝離成形（lift-off）技術(shù)來制出最關(guān)鍵的組件結(jié)構(gòu)：約瑟夫森接面（Josephson junction）。

Anton Potocnik解釋：「基本上，超導(dǎo)量子位是非線性LC諧振電路，內(nèi)含一個(gè)非線性電感（L）與一個(gè)電容（C）。約瑟夫森接面作為非線性且非散熱的電感組件，能讓我們操控量子位的能量狀態(tài)，例如代表|0>與|1>的迭加態(tài)。為了把能耗降到最低，也就是盡可能地延長相干時(shí)間，約瑟夫森接面與電容的結(jié)構(gòu)內(nèi)部必須避免各個(gè)接口產(chǎn)生瑕疵。在任一接口存在原子大小的瑕疵都有可能導(dǎo)致量子位損失能量。因此，雙角蒸鍍法與剝離成形是較為理想的制程方案，它們能制出接近無瑕的接口?！?br/>
盡管如此，這些制程技術(shù)有一大缺點(diǎn)，那就是難以實(shí)現(xiàn)量子位數(shù)量的規(guī)模化。蒸鍍接面在約瑟夫森效應(yīng)下產(chǎn)生的超導(dǎo)電流存在一定的變異度，這就阻礙了大規(guī)模量子運(yùn)算。此外，制程技術(shù)也會(huì)限制超導(dǎo)材料的選擇，進(jìn)而阻礙量子位進(jìn)一步改良。

替代方案：CMOS相容制程
imec博士研究員Jeroen Verjauw表示：「imec團(tuán)隊(duì)已經(jīng)探索了超導(dǎo)電路的替代制程方案，主力放在所謂的覆蓋式約瑟夫森接面（overlap Josephson junction），僅用與CMOS兼容的材料與技術(shù)制成，藉此發(fā)揮先進(jìn)CMOS制程所具備的可靠度與再現(xiàn)性（reproducibility）優(yōu)勢，以控制量子位變異度并實(shí)現(xiàn)規(guī)?；?。」

覆蓋式接面包含下層（BE）與上層（TE）兩個(gè)電極，中間以絕緣層薄膜分隔。這些電極經(jīng)過兩次圖形化處理，期間導(dǎo)入一次真空制程，真空時(shí)會(huì)自然生成金屬氧化物，后續(xù)進(jìn)行氬氣（Ar）蝕刻時(shí)必須移除。



 
圖一 : 覆蓋式接面的截面示意圖：上下層電極之間的重迭區(qū)域會(huì)定義出約瑟夫森接面（以及寄生雜散接面）的圖形。側(cè)壁會(huì)因?yàn)槲g刻制程而出現(xiàn)殘留物。綠色那層標(biāo)示了經(jīng)過氬氣蝕刻制程后產(chǎn)生的受損多晶硅層。

Jeroen Verjauw指出：「不過，氬氣蝕刻制程有一定的風(fēng)險(xiǎn)，之前就傳出會(huì)造成能量耗損。」

量子運(yùn)算生力軍：CMOS制程登場
imec研究員Tsvetan Ivanov表示：「我們的實(shí)驗(yàn)室展示了超導(dǎo)量子位的優(yōu)異效能，相干時(shí)間長達(dá)數(shù)百微秒，平均閘保真度達(dá)到99.94%，與其他先進(jìn)量子芯片效能相當(dāng)。不同的是，這是首次透過CMOS兼容技術(shù)來獲得進(jìn)展，像是濺鍍沉積與蝕刻制程。改良目前的覆蓋式接面制程就能取得這些突破性成果，具體作為包含簡化制程步驟與減少接口數(shù)量—藉此降低能耗損失的風(fēng)險(xiǎn)，還有優(yōu)化氬氣蝕刻制程，并且僅用鋁（Al）來制作電極。」



 
圖二 : （左）量子位能量釋放的量測結(jié)果；（右）平均閘保真度（gate fidelity）與平均閘錯(cuò)誤率（error per gate）。

三大發(fā)展目標(biāo)：進(jìn)入12吋晶圓廠、降低損耗、提升再現(xiàn)性
imec此次發(fā)表的研究成果目前僅在實(shí)驗(yàn)室的測試基板上獲得驗(yàn)證。Tsvetan Ivanov表示：「雖然如此，此次展示的制程方法仍是重要的里程碑，預(yù)告著未來超導(dǎo)量子電路有望進(jìn)入12吋晶圓CMOS制程。我們很快就能將這些超導(dǎo)電路的制程技術(shù)轉(zhuǎn)移至imec的12吋晶圓廠。我們亟欲驗(yàn)證上述的量子態(tài)維持時(shí)間能否在大尺寸晶圓上達(dá)到相同結(jié)果?！?br/>
Jeroen Verjauw接著說道：「為了研究能耗來源，我們還設(shè)計(jì)了測試芯片。首批研究結(jié)果顯示，能量損失主要源于組件結(jié)構(gòu)的表面，而非接面的那層。這項(xiàng)發(fā)現(xiàn)令人振奮，因?yàn)橹灰i定應(yīng)用導(dǎo)入專用的表面處理技術(shù)，就有可能改善問題。最后，我們的制造方案提供了在大尺寸晶圓上大規(guī)模制造量子位的方法，減緩量子位頻率等變異度問題?！?br/>
但在實(shí)際應(yīng)用超導(dǎo)量子計(jì)算機(jī)之前，仍有一些問題需要解決。Anton Potocnik總結(jié)：「超導(dǎo)量子位（毫米等級(jí)）與像是半導(dǎo)體自旋量子位（奈米等級(jí)）相比，仍舊相對較大。我們正在針對組件微縮進(jìn)行研究，也在努力研發(fā)算法。目前我們做出的量子位還不盡理想，所以要從理論出發(fā)，持續(xù)開發(fā)具備更能容許損耗與誤差的算法，同時(shí)發(fā)展量子錯(cuò)誤更正協(xié)議。此外，我們還會(huì)需要可規(guī)模化且經(jīng)過精密校正的儀器來連接持續(xù)增加的超導(dǎo)量子位，進(jìn)而進(jìn)行操控與讀取有用數(shù)據(jù)。」

結(jié)語
imec量子運(yùn)算研究計(jì)劃主持人Kristiaan De Greve認(rèn)為，此次的研究成果是邁向超導(dǎo)量子位規(guī)?；闹匾锍瘫?，憑借業(yè)界標(biāo)準(zhǔn)制程所具備的操控與準(zhǔn)確度優(yōu)勢，將能克服關(guān)鍵挑戰(zhàn)。他表示：「未來很可能需要成千上百萬個(gè)量子位來構(gòu)成量子運(yùn)算處理器，所以突破變異性與產(chǎn)量的限制會(huì)是關(guān)鍵。也因此，imec投入大量資源來了解這些發(fā)展限制并訂定相關(guān)標(biāo)準(zhǔn)，同時(shí)善用我們在先進(jìn)制程管制方面的經(jīng)驗(yàn)，引進(jìn)創(chuàng)新的解決方案。」

imec量子運(yùn)算研究計(jì)劃組長Danny Wan最后補(bǔ)充：「imec量子運(yùn)算研究計(jì)劃的成員全都希望能將量子運(yùn)算帶出實(shí)驗(yàn)室，擴(kuò)及全球，不論是采用超導(dǎo)體或半導(dǎo)體。此次刊載于《NPJ Quantum Information》的研究成果大大助長了信心，證實(shí)我們走在正確的道路上?！?br/>
（本文由imec提供；編譯／吳雅婷）