視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計(jì)

近年來，隨著視頻監(jiān)控系統(tǒng)在各個(gè)領(lǐng)域的廣泛應(yīng)用，作為視頻監(jiān)近系統(tǒng)組成之一的多畫面處理器的應(yīng)用也愈來愈普遍。如使用一臺(tái)九畫面處理器，則可在一臺(tái)監(jiān)視器上同時(shí)監(jiān)控9個(gè)目標(biāo)，只需使用一臺(tái)錄像機(jī)便可對9路視頻信號(hào)同時(shí)實(shí)時(shí)錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號(hào)切換及報(bào)警功能。視頻信號(hào)功換功能是指多畫面處理器有一路視頻輸出是輸入視頻信號(hào)或畫面分割信號(hào)的順序切換，且切換時(shí)間可調(diào)；報(bào)警功能是指多畫面處理器能輸入、輸出報(bào)警信號(hào)，報(bào)警時(shí)相應(yīng)的畫面上疊加有報(bào)警信息，并將報(bào)警信息存儲(chǔ)起來以便日后查閱。設(shè)計(jì)多畫面處理器可使用專用DSP芯片，這樣雖然滿足了速度要求，但開發(fā)周期較長，產(chǎn)品的調(diào)試、修改及升級(jí)比較困難，成本較高。由于FPGA（即現(xiàn)場可編程門陣列）器件具有集成度高、體積小、功耗低、設(shè)計(jì)靈活且價(jià)格較低，有快速高效的開發(fā)平臺(tái)，可加快開發(fā)周期等優(yōu)勢，因此目前多畫面處理器的設(shè)計(jì)基本上采用FPGA作為其中的視頻信號(hào)處理器件。由于FPGA的功能由其內(nèi)部的編程數(shù)據(jù)確定，編程數(shù)據(jù)的裝載方法之一是上電后由單片機(jī)實(shí)現(xiàn)，因此多畫面處理器含有單片機(jī)。一方面利用單片機(jī)在上電后將FPGA所需的編程數(shù)據(jù)寫入FPGA中，另一方面視頻信號(hào)的切換、字符疊加及報(bào)警信息的處理也由單片機(jī)來完成。下面具體介紹基于FPGA器件和單片機(jī)的黑白四畫面處理器的設(shè)計(jì)方法。

1 黑白四畫面處理器的組成及主要功能

1.1 黑白四畫面處理器的組成

黑白四畫面處理器的方框圖如圖1所示。由圖1可知，該多畫面處理器以FPGA器件和單片機(jī)為核心，外加A/D、D/A、幀存儲(chǔ)器、串行存儲(chǔ)器、串行時(shí)鐘和字符疊加等輔助芯片組成。

1.2黑白四畫面處理器的主要功能

該四畫面處理器主要功能如下：

?視頻格式為CCIR模式，即視頻信號(hào)的場頻為50Hz；

?雙工操作（在錄像的同時(shí)可進(jìn)行回放），菜單設(shè)定；

?全屏顯示時(shí)象素為1024×512,256個(gè)灰度等級(jí)；

?4路CVBS輸入及1路錄像輸入；

?1路全畫面與四分割切換輸出，1路錄像輸出（固定四分割）；

?切換時(shí)間可調(diào)，范圍為1～255s。

?畫面上可疊加時(shí)間日期，且位置可調(diào)整；

?有報(bào)警輸入輸出功能，報(bào)警復(fù)位時(shí)間的可調(diào)范圍為1～300s；

?有視頻信號(hào)丟失報(bào)警功能，報(bào)警時(shí)對應(yīng)的畫面上有文字顯示。