首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

基于OV6630圖像傳感器和DSP的圖像采集系統(tǒng)設計

  • 　　0 引言 　　DSP是基于可編程超大規(guī)模集成電路和計算機技術發(fā)展起來的一門重要技術，DSP芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP應用于各種場合提供了極大的方便。而CMOS圖像傳感器與CCD相比，由于CMOS圖像傳感器能將時序處理電路和圖像信號的前端放大與數(shù)字化部分集成　 于一個芯片內(nèi)，因而其發(fā)展一直受到業(yè)界的高度重視。現(xiàn)在，隨著技術與工藝的發(fā)展，CMOS圖像傳感器不僅在噪聲上得到了有效改善，而且分辨率也得到了明顯提高。CMOS圖像傳感器將以其低廉的價格、實用的圖像質(zhì)量、高集成
  • 關鍵字： OV6630  DSP  

基于FPGA的圖像傳感器驅(qū)動設計

  • 　　汽車在給人們生活帶來便利的同時也帶來了交通事故。其中超速行駛是造成交通事故的重要隱患之一。據(jù)研究表明，目前針對車輛超速行駛情況的道路抓拍系統(tǒng)中所使用的圖像傳感器大多為小面陣器件，普遍為100萬～200萬像素,從而導致抓拍圖像的像素比較低、能夠同時抓拍的車道數(shù)較少等等問題。面對這一系列問題，大面陣的圖像傳感器便逐漸成了人們關注的熱點。在設計過程中，分析了具有500萬像素的CMOS圖像傳感器MT9P401的工作模式,選用QuartusⅡ做為開發(fā)工具，使用Verilog HDL語言對驅(qū)動電路設計方案進行了硬
  • 關鍵字： FPGA  圖像傳感器  

基于FPGA的雙圖像傳感器設計方案

  • 　　當人們考慮有兩個圖像傳感器的應用時，首先很可能想到的是一個三維攝相機。不過，也有許多設計可以通過使用來自兩個圖像傳感器的數(shù)據(jù)進行改善;一個例子是汽車司機錄像機(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個攝像機(圖1)。一個攝像機朝向擋風玻璃，而另一個攝像機指向司機。在本地的存儲器芯片中存儲攝像機的視頻，如果有意外事故或疑問，可以進行檢索。 　　基于FPGA的雙圖像傳感器設計方案.pdf
  • 關鍵字： FPGA  圖像傳感器  

【從零開始走進FPGA】隨心所欲——DIY 系統(tǒng)板

  • 　　就算你代碼再怎么牛逼，硬件描述語言再怎么熟練，沒有認知FPGA的工作原理，一切都是浮云。因此，在真正開始實戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設，并通過DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語言，讓初學者深刻認識CPLD/FPGA的工作原理，能夠有一個更深刻的軟硬件思維。 　　一、Altium Designer 09 winter 軟件介紹 　　   　　Layout的軟件有很多，包括Altium Designer、P
  • 關鍵字： FPGA  CPLD  DIY   

零基礎學FPGA（八）手把手解析時序邏輯乘法器代碼

  • 　　上次看了一下關于乘法器的Verilog代碼，有幾個地方一直很迷惑，相信很多初學者看這段代碼一定跟我當初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問，說這段代碼不好理解，今天小墨同學就和大家一起來看一下這段代碼，我會親自在草稿紙上演算，盡量把過程寫的詳細些，讓更多的人了解乘法器的設計思路。 　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細解釋 　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
  • 關鍵字： FPGA  Verilog  時序邏輯  

20個Nios Ⅱ的經(jīng)典設計，提供軟硬件架構、流程、算法

  • 　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結構、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點是模塊化的硬件結構, 以及由此帶來的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設計方案，供大家參考。 　　基于NiosⅡ的U盤安全控制器設計 　　本文針對U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術，設計實現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機和U盤之間，通過對U盤進行扇區(qū)級的加解密操作，將普通U盤升級為安全U盤，保證U
  • 關鍵字： ALTERA  FPGA  SoPC  

基于NiosⅡ的直流電機PID調(diào)速控制系統(tǒng)設計與應用方案

  • 　　引言 　　以往的直流電機調(diào)速系統(tǒng)通常采用單片機或DSP進行控制，而單片機需要使用大量的外圍電路，且系統(tǒng)的可升級性差，如更換控制器，往往要對整個軟硬件進行重新設計，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務系統(tǒng)時，一片DSP不能勝任，這時就需要再擴展一片DSP或者FPGA芯片來輔助控制，從而實行雙芯片控制模式。但這樣做，既增加了兩個處理器之間同步和通信的負擔，又使系統(tǒng)實時性變壞，延長系統(tǒng)開發(fā)時間。基于以上此類問題，本文提出了采用Altera公司推出的NiosⅡ軟核來控制直流電機調(diào)速系
  • 關鍵字： PID  NiosⅡ  FPGA  

一種基于NiosⅡ的可重構DSP系統(tǒng)設計

  • 　　引言 　　為了解決傳統(tǒng)DSP所面臨的速度低、硬件結構不可重構、開發(fā)升級周期長和不可移植等問題，本文應用Altera公司推出的NiosII嵌入式軟核處理器，提出了一種具有常規(guī)DSP的NiosII系統(tǒng)功能SOPC解決方案。由于可編程的NiosII核含有許多可配置的接口模塊，用戶可根據(jù)設計要求，利用QuartusII和SOPC Builder對NiosII及其外圍系統(tǒng)進行構建。用戶還可通過Matlab和DSP Builder，或直接用VHDL等硬件描述語言，為NiosII嵌入式處理器設計各類硬件模塊，并以
  • 關鍵字： DSP  NiosII  SOPC   

基于NiosⅡ處理器的多功能計數(shù)器系統(tǒng)設計

  • 　　系統(tǒng)以FPGA為核心,通過對正弦信號進行濾波、放大整形后得到標準的方波,由FPGA對其頻率、周期及相位差進行測量。頻率、周期測量采用等精度測量法,其具有精度高的特點;相位差測量采用鑒相器分辨出相位差后測量其高電平所占比例測量。摒棄傳統(tǒng)的FPGA+單片機方案,利用SOPC Builder在FPGA上構建Nios Ⅱ處理器對測量的數(shù)據(jù)進行數(shù)據(jù)處理及顯示,實現(xiàn)了頻率、周期、相位差測量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。 　　基于Nios_處理器的多功能計數(shù)器系統(tǒng)設計.pdf
  • 關鍵字： NiosⅡ  多功能計數(shù)器  FPGA  

基于NiosⅡ的1553B總線通訊模塊設計與開發(fā)

  • 　　自2005年9月LXI總線推出以來，已經(jīng)顯示出其組建測試系統(tǒng)的眾多優(yōu)點?；贚XI總線組建測試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴縮性、實現(xiàn)更快的系統(tǒng)吞吐率、可分布式應用、長壽命、低成本、通過IEEE1588時鐘同步、機架空間小、合成儀器等諸多優(yōu)點。 　　1553B總線的全名為“時分制指令/響應式多路傳輸數(shù)據(jù)總線”，國內(nèi)多型戰(zhàn)斗機、軍艦等武器平臺都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對1553B總線的測試需求，也對LXI總
  • 關鍵字： NiosⅡ  1553B  FPGA  

晶振的作用—有用就是任性

  • 1. 晶振的作用--晶振的基本概念 　　晶振是電路中常用用的時鐘元件，全稱是叫晶體震蕩器，它是利用具有壓電效應的石英晶體片制成的。其作用在于產(chǎn)生原始的時鐘頻率，這個頻率經(jīng)過頻率發(fā)生器的放大或縮小后就成了電腦中各種不同的總線頻率。由于石英諧振器具有體積小、重量輕、可靠性高、頻率穩(wěn)定度高等優(yōu)點，被應用于家用電器和通信設備中。石英諧振器因具有極高的頻率穩(wěn)定性，故主要用在要求頻率十分穩(wěn)定的振蕩電路中作諧振元件。 2. 晶振的作用--晶振的符號表示 　　晶振在結構上分為兩只腳的晶振和三只腳的晶振，它們在電
  • 關鍵字： 晶振  DSP  datasheet  晶振的作用  

京微雅格FPGA的仿真方法

  • 　　京微雅格是世界上除美國硅谷以外唯一自主研發(fā)并成功量產(chǎn)現(xiàn)場可編程邏輯(FPGA)芯片的公司，目前擁有數(shù)百項技術專利和近百款產(chǎn)品。目前，已經(jīng)有越來越多的用戶都開始使用國產(chǎn)FPGA來做自己的設計，然而在FPGA的開發(fā)過程中，免不了要對設計進行仿真。京微雅格的FPGA是支持在modelsim中進行仿真的。 　　京微雅格的FPGA需要在Primace軟件中進行開發(fā)，為了便于客戶進行仿真設計，在Primace5.0及以上版本都支持在工程中直接調(diào)用仿真工具Modelsim。同時，也支持在modelsim中直接進行
  • 關鍵字： 京微雅格  FPGA  仿真  

上海盈方微電子獲得CEVA-TeakLite-4 音頻/語音DSP內(nèi)核授權許可

  • 　　全球領先的硅產(chǎn)品知識產(chǎn)權(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權廠商CEVA公司宣布，上海盈方微電子(Shanghai InfoTM Microelectronics)已經(jīng)獲得CEVA-TeakLite-4 DSP授權許可，在面向智能手機、平板電腦和其它移動設備的下一代應用處理器中支持先進的音頻功能。 　　上海盈方微電子產(chǎn)品總監(jiān)Kurt Zhang介紹說：“經(jīng)過詳細的篩選過程，CEVA-TeakLite-4 DSP證明是實現(xiàn)下一代應用處理器所需高性能音頻處理功能的最低功耗
  • 關鍵字： DSP  CEVA  內(nèi)核  

利用Spartan-3 FPGA實現(xiàn)高性能DSP功能

  • 　　Spartan-3 FPGA能以突破性的價位點實現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對DSP而優(yōu)化的特性，并通過實現(xiàn)示例分析了它們在性能和成本上的優(yōu)勢。 　　所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設計需求。然而，當考慮在FPGA構造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺特性。 　　Spartan-3 FPGA的面世改變了嵌入式DSP的應用前景。雖然Spartan-3系列器件的價位可能較低，
  • 關鍵字： 賽靈思  FPGA  Spartan-3  

意法半導體(ST)與米蘭理工大學通過PFGA合作開發(fā)FASTER 3D圖形應用系統(tǒng)

  • 　　橫跨多重電子應用領域、全球領先的半導體供應商意法半導體(STMicroelectronics，簡稱ST)宣布對基于射線跟蹤 (ray-tracing) 技術的實驗性3D圖形應用系統(tǒng)進行測試驗證。該解決方案采用一顆與現(xiàn)場可編程門陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測試芯片。FASTER 研發(fā)項目以“簡化分析合成技術，實現(xiàn)有效配置”為目標，是意法半導體與米蘭理工大學 (Politecnico di Mi
  • 關鍵字： 意法半導體  FPGA  GPU  
共9873條 159/659 |‹ « 157 158 159 160 161 162 163 164 165 166 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473