新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > FPGA設計開發(fā)軟件ISE使用技巧之:創(chuàng)建設計工程

FPGA設計開發(fā)軟件ISE使用技巧之:創(chuàng)建設計工程

作者: 時間:2015-02-02 來源:網(wǎng)絡 收藏

  6.4 創(chuàng)建設計工程

本文引用地址:http://2s4d.com/article/269335.htm

  本節(jié)將重點講述如何在下創(chuàng)建一個新的工程。要完成一個設計,第一步要做的就是新建一個工程。具體創(chuàng)建一個工程有以下幾個步驟。

  (1)打開Project Navigator,啟動集成環(huán)境。

  的啟動請參見6.2節(jié)。

  (2)選擇“File”/“New Project”菜單項,啟動新建工程對話框。

  會彈出如圖6.9的對話框。

  如圖6.9所示,新建工程時需要設置工程名稱和新建工程的路徑,還要設置頂層模塊的類型,具體各個類型解釋如表6.1所示。

  

  

 

  圖6.9 新建工程對話框

  表6.1 頂層模塊類型說明

  頂層模塊類型類 型 說 明

  HDL硬件描述語言(Verilog或VHDL),用描述語言將各底層模塊連接起來

  Schematic原理圖,頂層模塊可以用原理圖將各底層模塊連接起來,比較直觀

  EDIF工業(yè)標準網(wǎng)表格式

  NGC/NGO綜合后輸出的文件格式,可以直接被NGDBuild讀取

  (3)設置工程屬性。

  啟動新建工程對話框后,單擊“下一步”按鈕進入工程屬性對話框設置,如圖6.10所示。

  

 

  圖6.10 設置工程屬性對話框

  如圖6.10所示,需要設置如表6.2所示內容。

  表6.2 新建工程屬性說明

  設 置 選 項設 置 內 容

  Device Family設置是哪一系列的,如Spartan3、Spartan3E、Virtex等

  Device設置的具體型號,每個系列的下都有很多型號,要根據(jù)實際工程中應用的FPGA進行選擇

  Package設置FPGA的封裝格式,如PQ208、FG456等,對不同的封裝格式,用戶在約束引腳時會有所不同

  Speed Grade設置速度等級,如-4、-5、-6,數(shù)字越大速度越快

  Top-Level Module type設置頂層模塊的類型

  Synthesis Tool設置設計中采用的綜合工具,可以是Xilinx自帶的XST,如果安裝了第三方工具,也可以選擇第三方綜合工具,如Synplify/Synplify Pro等

  Simulator設置設計中采用的仿真工具,可以是ISE自帶的ISE simulator,如果安裝了第三方工具ModelSim,也可以設置為ModelSim

  Generated Simulation

  Language如果采用ISE自帶的仿真工具ISE Simulator,利用HDL Bencher可以在圖形界面下編輯測試波形,直接生成測試激勵文件,這里是設置生成測試激勵文件的語言類型

  (4)為工程新建資源。

  設置完工程屬性后,單擊“下一步”按鈕,出現(xiàn)為工程新建資源的對話框,如圖6.11所示。

  新建工程時可以直接為新建的工程新建資源,單擊“New Source”按鈕會彈出新建資源的對話框,如圖6.12所示。

  這一步在新建工程時并不是必須的,如果在創(chuàng)建新的工程時沒有為工程新建資源,可以在以后設計中再新建。如果工程創(chuàng)建完畢后需要新建資源,可以選擇“Project”/“New Source”選項,也會彈出如圖6.12所示的新建資源的對話框。

  

 

  圖6.11 為新建工程新建資源對話框 圖6.12 新建資源對話框

fpga相關文章:fpga是什么




關鍵詞: FPGA ISE

評論


相關推薦

技術專區(qū)

關閉