FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示
6.8 典型實(shí)例11:ChipScope功能演示
本文引用地址:http://2s4d.com/article/269339.htm6.8.1 實(shí)例的內(nèi)容及目標(biāo)
1.實(shí)例的主要內(nèi)容
本節(jié)通過一個(gè)簡單的計(jì)數(shù)器,使用ChipScope的兩種實(shí)現(xiàn)流程,基于Xilinx開發(fā)板完成設(shè)計(jì)至驗(yàn)證的完整過程。本實(shí)例的工作環(huán)境如下。
· 設(shè)計(jì)軟件:ISE 7.1i。
· 綜合工具:ISE自帶的XST。
· 仿真軟件:ModelSim SE 5.8C。
· 在線調(diào)試:ChipScope Pro 8.2i。
· 硬件平臺(tái):紅色颶風(fēng)II代Xilinx開發(fā)板。
· 實(shí)例內(nèi)容:計(jì)數(shù)器。通過ChipScope Pro觀測計(jì)數(shù)器的計(jì)數(shù)值,代碼參見本書實(shí)例代碼的“典型實(shí)例11”文件夾。其中count_new文件夾對應(yīng)采用流程1實(shí)現(xiàn)的工程,count文件夾對應(yīng)用流程2實(shí)現(xiàn)的工程。
使用ChipScope Pro進(jìn)行在線調(diào)試主要有兩種實(shí)現(xiàn)流程。
(1)基于ChipScope Pro Core Generator的實(shí)現(xiàn)流程。
· 調(diào)用ChipScope Pro Core Generator生成邏輯分析儀的網(wǎng)表文件。
· 修改用戶RTL,插入邏輯分析儀代碼。
· 綜合,實(shí)現(xiàn),下載bit配置文件。
· 調(diào)用ChipScope Pro Analyzer觀察波形。
(2)基于ChipScope Pro Core Inserter,通過新建資源的實(shí)現(xiàn)流程。
· 對工程文件進(jìn)行綜合,生成網(wǎng)表文件。
· 調(diào)用ChipScope Pro Core Inserter,插入邏輯分析核。
· 布局、布線,生成bit配置文件并下載。
· 調(diào)用ChipScope Pro Analyzer觀察波形。
由上面可以看出,兩種實(shí)現(xiàn)方式的主要區(qū)別在于生成邏輯分析核的方式不同。本實(shí)例將分別采用這兩種方式應(yīng)用ChipScope Pro觀測FPGA內(nèi)部信號(hào)。
為了便于讀者的理解,本實(shí)例將編寫一個(gè)簡單的計(jì)數(shù)器,通過ChipScope Pro觀測計(jì)數(shù)的數(shù)值。代碼的功能仿真結(jié)果如圖6.59所示。
圖6.59 計(jì)數(shù)器功能仿真結(jié)果
其中,count為8位計(jì)數(shù)值,采用循環(huán)計(jì)數(shù)方式。
2.實(shí)例目標(biāo)
通過本實(shí)例,讀者應(yīng)達(dá)到下面的目標(biāo)。
· 熟悉ChipScope工具的使用方法。
· 熟悉基于ChipScope Pro Core Generator的實(shí)現(xiàn)流程。
· 熟悉基于ChipScope Pro Core Inserter的實(shí)現(xiàn)流程。
6.8.2 基于ChipScope Pro Core Generator的實(shí)現(xiàn)流程
基于ChipScope Pro Core Generator實(shí)現(xiàn)流程的具體步驟如下。
(1)新建工程,添加源代碼。
新建ISE工程后,將源代碼文件counter_new.v及約束文件counter.ucf添加至工程中,如圖6.60所示。
(2)啟動(dòng)ChipScope Pro Core Generator。
運(yùn)行“開始”/“程序”/“ChipScope Pro 8.2i”/“ChipScope Pro Core Generator”命令,啟動(dòng)ChipScope Pro Core Generator,出現(xiàn)如圖6.61所示界面。
圖6.60 新建工程結(jié)果 圖6.61 ChipScope Pro Core Generator用戶界面
(3)選擇集成控制核(ICON核)。
首先在核類型選擇頁面中選擇生成ICON核,如圖6.61所示。
(4)選擇目錄及器件。
如圖6.62所示,在本實(shí)例中選擇Spartan3器件。輸出路徑選擇新建工程所在的文件夾??刂贫丝诘臄?shù)目為1,控制端口的數(shù)目可以根據(jù)用戶的需要設(shè)置。如需要觀察多組數(shù)據(jù)時(shí),可以設(shè)多組控制端口。這里只需要觀察內(nèi)部計(jì)數(shù)器的計(jì)數(shù)值,因此設(shè)置為1。
fpga相關(guān)文章:fpga是什么
塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
評論