首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于DSP的中文語(yǔ)音合成系統(tǒng)設(shè)計(jì)

  • 基于DSP的中文語(yǔ)音合成系統(tǒng)設(shè)計(jì),引言　　本文介紹的就是一種基于DSP的中文語(yǔ)音合成系統(tǒng)的實(shí)現(xiàn)方法。隨著語(yǔ)音信號(hào)處理技術(shù)的不斷發(fā)展與成熟，語(yǔ)音合成正逐步成為信息技術(shù)中人機(jī)接口的關(guān)鍵技術(shù)。DSP芯片，即數(shù)字信號(hào)處理器，是專(zhuān)門(mén)為快速實(shí)現(xiàn)各種信號(hào)
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  合成  語(yǔ)音  DSP  中文  基于  

基于DSP/BIOS的外設(shè)驅(qū)動(dòng)開(kāi)發(fā)模型及DSP視頻驅(qū)動(dòng)程序

  • 基于DSP/BIOS的外設(shè)驅(qū)動(dòng)開(kāi)發(fā)模型及DSP視頻驅(qū)動(dòng)程序,引言隨著時(shí)代的發(fā)展，DSP技術(shù)在遠(yuǎn)程監(jiān)控、可視電話(huà)、工業(yè)檢測(cè)等視頻處理領(lǐng)域得到了廣泛的應(yīng)用，對(duì)于不同的視頻處理系統(tǒng)，會(huì)使用不同的視頻設(shè)備，所以有必要為視頻沒(méi)備設(shè)計(jì)驅(qū)動(dòng)程序，為高層應(yīng)用程序提供統(tǒng)一的接口來(lái)操
  • 關(guān)鍵字： DSP  視頻  驅(qū)動(dòng)程序  模型  開(kāi)發(fā)  DSP/BIOS  外設(shè)  驅(qū)動(dòng)  基于  

DSP芯片外圍電路典型設(shè)計(jì)(數(shù)字信號(hào)處理器芯片TMS320F

  • DSP芯片外圍電路典型設(shè)計(jì)(數(shù)字信號(hào)處理器芯片TMS320F,DSP芯片外圍電路典型設(shè)計(jì)(數(shù)字信號(hào)處理器芯片TMS320F206) :引 言

    DSP(數(shù)字信號(hào)處理器)芯片是一種能夠?qū)崟r(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法控制的微處理器，已經(jīng)在通信與信息系統(tǒng)、信號(hào)與處理、自動(dòng)控制、雷達(dá)、航
  • 關(guān)鍵字： 芯片  數(shù)字  信號(hào)處理器  TMS320F  設(shè)計(jì)  典型  外圍  電路  DSP  

東方迪碼推出的一款便攜式ADI DSP仿真開(kāi)發(fā)工具

  • 　　北京東方迪碼科技有限公司推出一款便攜式ADI DSP仿真開(kāi)發(fā)工具DM-TOOLS-USB ICE5.0，能夠支持ADI Blackfin全系列DSP處理器。該產(chǎn)品以其超強(qiáng)的性能、超低的價(jià)格、ADI原廠的技術(shù)，徹底改變了ADI 高性能開(kāi)發(fā)工具價(jià)格昂貴的歷史，立志成為ADI Blackfin處理器用戶(hù)的首選工具。 　　【功能參數(shù)】 JTAG TCLK頻率5MHz 僅支持ADI Blackfin處理器 USB 2.0接口使下載速率高達(dá)255 KB/s 兼容1.8
  • 關(guān)鍵字： 東方迪碼  仿真開(kāi)發(fā)工具  DSP  

基于DSP的中頻電源測(cè)試系統(tǒng)設(shè)計(jì)

  • 目前，115V／400 Hz電源廣泛應(yīng)用于航空、航天等軍用設(shè)備中，軍用設(shè)備一般對(duì)頻率精度要求較高，因此必須對(duì)其進(jìn)行測(cè)試，使其滿(mǎn)足軍用標(biāo)準(zhǔn)。本設(shè)計(jì)利用數(shù)字信號(hào)處理器(DSP)對(duì)數(shù)字信號(hào)強(qiáng)大的處理能力，對(duì)交流電壓與頻率進(jìn)
  • 關(guān)鍵字： 測(cè)試系統(tǒng)  設(shè)計(jì)  電源  中頻  DSP  基于  

基于數(shù)據(jù)采集系統(tǒng)中的DSP控制回路設(shè)計(jì)

  • 基于數(shù)據(jù)采集系統(tǒng)中的DSP控制回路設(shè)計(jì),　1 引 言　　隨著信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理器(DSP)得到了廣泛的應(yīng)用，基于A／D，DSP，D／A的數(shù)據(jù)采集模式已經(jīng)被大多數(shù)人所接受。在現(xiàn)代生物信號(hào)采集方案中，人們不僅要求系統(tǒng)有高速的數(shù)據(jù)處理能力，而且還要
  • 關(guān)鍵字： 回路  設(shè)計(jì)  控制  DSP  數(shù)據(jù)采集  系統(tǒng)  基于  

基于CORDIC 2FSK調(diào)制器的FPGA設(shè)計(jì)

  • 摘要：頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào)，并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流...
  • 關(guān)鍵字： CORDIC  FPGA  2FSK調(diào)制器  

DSP在六自由度電磁跟蹤系統(tǒng)中的應(yīng)用

  • 　摘 要：針對(duì)目前電磁跟蹤系統(tǒng)跟蹤速度慢，計(jì)算參數(shù)精度低的現(xiàn)況，文中介紹了一種采用DSP系統(tǒng)來(lái)完 成對(duì)感應(yīng)天線(xiàn)接收到的模擬信號(hào)采集處理的方案。該方案實(shí)現(xiàn)了單通道128 kHz的采樣率和12位的數(shù)據(jù)精度，解 決了系統(tǒng)中
  • 關(guān)鍵字： DSP  自由度  電磁跟蹤  系統(tǒng)    

FPGA如何改變嵌入設(shè)計(jì)格局

  • FPGA如何改變嵌入設(shè)計(jì)格局,由于經(jīng)濟(jì)下滑損及開(kāi)發(fā)預(yù)算減少，嵌入系統(tǒng)設(shè)計(jì)者正在轉(zhuǎn)向FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)技術(shù)，以縮減開(kāi)發(fā)周期、對(duì)抗設(shè)備老化以及簡(jiǎn)化產(chǎn)品升級(jí)。通過(guò)采用數(shù)量龐大且不斷增加的FPGA開(kāi)發(fā)工具、可重用邏輯單元以及市售商用模塊，
  • 關(guān)鍵字： 設(shè)計(jì)  格局  嵌入  改變  如何  FPGA  

QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)

  • QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì),為了滿(mǎn)足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲(chǔ)器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開(kāi)發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲(chǔ)器?！　? QDR SRAM的
  • 關(guān)鍵字： 接口  設(shè)計(jì)  FPGA  Spartan3  SRAM  QDR  

采用集成 DSP 與微處理器內(nèi)核的嵌入式應(yīng)用

  • 采用集成 DSP 與微處理器內(nèi)核的嵌入式應(yīng)用,由于DSP 架構(gòu)是專(zhuān)門(mén)設(shè)計(jì)用于執(zhí)行信號(hào)處理算法的，因此信號(hào)處理算法在 DSP 上的 運(yùn)行效率很高；而手機(jī)中的控制軟件則負(fù)責(zé)執(zhí)行狀態(tài)機(jī)，即控制用戶(hù)界面、鍵盤(pán)及其它非信號(hào)處理功能。
  • 關(guān)鍵字： 嵌入式  應(yīng)用  內(nèi)核  微處理器  集成  DSP  采用  

CPLD的DSP多SPI端口通信設(shè)計(jì)

  • CPLD的DSP多SPI端口通信設(shè)計(jì),本文介紹一種采用運(yùn)動(dòng)控制專(zhuān)用DSP芯片DSP56F801設(shè)計(jì)的超聲波電機(jī)運(yùn)動(dòng)控制裝置。由于該超聲波電機(jī)需要采用兩相四路對(duì)稱(chēng)PWM信號(hào)來(lái)實(shí)現(xiàn)驅(qū)動(dòng)控制，而DSP芯片無(wú)法直接產(chǎn)生所需PWM信號(hào)，采用軟件方法又會(huì)占用大量的DSP計(jì)算
  • 關(guān)鍵字： 設(shè)計(jì)  通信  SPI  DSP  CPLD  

基于DSP/BIOS 的TI DSP 應(yīng)用程序框架設(shè)計(jì)

  • 基于DSP/BIOS 的TI DSP 應(yīng)用程序框架設(shè)計(jì),　　摘要：本文介紹了基于DSP/BIOS 實(shí)時(shí)內(nèi)核的TI DSP 應(yīng)用程序參考框架RF5。另外，面對(duì)目前越來(lái)越多的多處理器系統(tǒng)設(shè)計(jì)以及典型的GPP-DSP 架構(gòu)，本文提出了一種改進(jìn)的DSP應(yīng)用程序框架ERF5 以最大化地支持這種架構(gòu)。E
  • 關(guān)鍵字： 框架  設(shè)計(jì)  應(yīng)用程序  DSP  DSP/BIOS  TI  基于  

FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

  • 　摘要：本文針對(duì)FPGA實(shí)際開(kāi)發(fā)過(guò)程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過(guò)長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問(wèn)題，提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開(kāi)發(fā)時(shí)間，提高
  • 關(guān)鍵字： FPGA  仿真技術(shù)  方法    

針對(duì)GPON突發(fā)模式接收器的低功耗FPGA解決方案

  • 　帶服務(wù)能夠支持三重應(yīng)用（即支持語(yǔ)音、視頻和數(shù)據(jù)）至第一英里的客戶(hù)，例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON（吉比特?zé)o源光網(wǎng)絡(luò)，Gigabit Passive Optical Network），它提供較高的帶寬替代DSL和電纜的
  • 關(guān)鍵字： GPON  FPGA  模式  接收器    
共9913條 381/661 |‹ « 379 380 381 382 383 384 385 386 387 388 » ›|

dsp+fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

DSP+FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473