首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關(guān)鍵字： FPGA  CPLD  

詳解CPLD/FPGA架構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關(guān)鍵字： CPLD  FPGA  架構(gòu)  

基于STM32F4和CPLD的高品質(zhì)立體聲USB數(shù)字音頻接口設(shè)計

  • 在高品質(zhì)音頻系統(tǒng)應(yīng)用中，USB協(xié)議被廣泛用于設(shè)計數(shù)字音頻輸入接口。目前專用USB數(shù)字音頻芯片較少，這阻礙了USB數(shù)字音頻接口的推廣使用。本文基于STM32F4系列芯片開發(fā)了符合USB Audio Devices Class 2.0規(guī)范的音頻輸入接口，使用CPLD實現(xiàn)了同時支持PCM和DSD數(shù)據(jù)的數(shù)字音頻輸出接口。依據(jù)設(shè)計方案制作了硬件實物，通過實驗驗證了設(shè)計的正確性和可行性。設(shè)計解決了通用芯片在數(shù)字音頻接口領(lǐng)域應(yīng)用的難點，也可作為其他開發(fā)平臺的設(shè)計參考。
  • 關(guān)鍵字： STM32  STM32F4  CPLD  USB音頻設(shè)備類  數(shù)字音頻接口  202010  

高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL硬件描述語言

  • 全球增長最快的可編程邏輯公司-廣東高云半導(dǎo)體科技股份有限公司（以下簡稱“高云半導(dǎo)體”）近日宣布，高云半導(dǎo)體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）硬件描述語言流程綜合。VHDL語言誕生于1982年，最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計語言。1987年，VHDL被IEEE確認為標準硬件描述語言。VHDL
  • 關(guān)鍵字： 半導(dǎo)體  VHDL  

攜手并進，共贏未來，熱烈祝賀潤欣科技成為安路科技代理商

  • 在安路科技品牌影響力迅速提升的情況下，安路科技與上海潤欣科技股份有限公司（股票代碼SZ300493，以下簡稱“潤欣科技”）近日簽署了“授權(quán)代理協(xié)議書”，達成了新的戰(zhàn)略合作，潤欣科技成為了安路科技的全線FPGA產(chǎn)品代理商。安路科技銷售部副總梁成志對此次戰(zhàn)略合作充滿信心與期待，“非常高興能與潤欣科技建立合作關(guān)系，潤欣是國內(nèi)領(lǐng)先的半導(dǎo)體分銷及解決方案提供商，在移動通訊、智能物聯(lián)網(wǎng)和汽車電子等領(lǐng)域積累了優(yōu)質(zhì)的客戶資源及豐富的市場經(jīng)驗。隨著云計算、人工智能、新一代通信技術(shù)等新興行業(yè)的迅速崛起，龐大的FPGA增量市場
  • 關(guān)鍵字： FPGA  CPLD  

一文看懂VHDL和Verilog有何不同

  • 　　當前最流行的硬件設(shè)計語言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當多的擁護者。VHDL 語言由美國軍方所推出，最早通過國際電機工程師學會(IEEE)的標準，在北美及歐洲應(yīng)用非常普遍。而 Verilog HDL 語言則由 Gateway 公司提出，這家公司輾轉(zhuǎn)被Cadence所購并，并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后，也隨后通過了 IEEE 標準，在美國、日本及中國臺灣地區(qū)使用非常普遍?！　∥覀儼堰@兩種語言具體比較下：　　1.整體結(jié)構(gòu)　　點評
  • 關(guān)鍵字： VHDL  Verilog  

A/D轉(zhuǎn)換組合工作原理剖和結(jié)構(gòu)組成分析

  • 　　1引言　　A/D轉(zhuǎn)換組合是雷達目標諸元數(shù)據(jù)轉(zhuǎn)換、傳輸?shù)暮诵牟考?一旦出現(xiàn)故障,目標信號將無法傳送到信息處理中心進行處理,從而導(dǎo)致雷達主要功能失效。某設(shè)備的A/D轉(zhuǎn)換設(shè)備結(jié)構(gòu)復(fù)雜,可靠性差,可維修性差,故障率高,因此,采用CPLD技術(shù)和器件研究A/D轉(zhuǎn)換組合,改善該設(shè)備的總體性能?！　? A/D轉(zhuǎn)換組合工作原理剖析　　A/D轉(zhuǎn)換組合作為武器系統(tǒng)的核心部件,接口特性和功能與武器系統(tǒng)的兼容,是新A/D轉(zhuǎn)換組合研制成功的前提,因此,必須對引進A/D轉(zhuǎn)換組合進行詳細的分析研究,提取接口特性及其參數(shù),分析組合功能
  • 關(guān)鍵字： A/D  CPLD  

常用FPGA/CPLD四種設(shè)計技巧

  • 常用FPGA/CPLD四種設(shè)計技巧,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日
  • 關(guān)鍵字： FPGA  CPLD  設(shè)計技巧  

VHDL語言實現(xiàn)的幀同步算法

  • 數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識別，其中接收端的幀同步識別電路的結(jié)構(gòu)對同步性能的影響是主
  • 關(guān)鍵字： VHDL  幀同步  算法  

基于LPC1764的多道脈沖幅度分析器的電路設(shè)計

  • 摘要：為解決核輻射測量的實時性問題，設(shè)計了基于ARM Cortex—M3內(nèi)核的LPC1764處理器、CPLD和高速A／D轉(zhuǎn)換等芯片構(gòu)造多道脈沖幅度分析器的電路系統(tǒng)，該系統(tǒng)使用CPLD對高速A／D轉(zhuǎn)換數(shù)據(jù)進行處理，實現(xiàn)脈沖甄別和
  • 關(guān)鍵字： 脈沖幅度分析器  CPLD  ARM  實時測量  

汽車識別系統(tǒng)的經(jīng)典設(shè)計方案匯總，包括原理圖，源代碼

  • 車牌識別技術(shù)是計算機視頻圖像識別技術(shù)在車輛牌照識別中的一種應(yīng)用。車牌識別技術(shù)要求能夠?qū)⑦\動中的汽車牌照從復(fù)雜背景中提取并識別出來，通過車牌提
  • 關(guān)鍵字： 車牌識別  matlab  FPGA  DSP  CPLD  

基于CPLD的電池管理雙CAN控制器的設(shè)計與實現(xiàn)

  • 電池管理系統(tǒng)是混合動力汽車中重要的電子控制單元，具有保障電池正常、可靠和高效工作的作用，是電池與用電設(shè)備之間的橋梁。在研制以及批量生產(chǎn)過程中
  • 關(guān)鍵字： CPLD  電池管理  雙CAN控制器  

十年FPGA開發(fā)經(jīng)驗工程師教你的絕密設(shè)計技巧

  • 從大學時代第一次接觸FPGA至今已有10多年的時間，至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當時由于沒有接
  • 關(guān)鍵字： CPLD  電子工程師  FPGA  

如何基于CPLD的電池供電系統(tǒng)斷電電路的設(shè)計？

  • 今天，大多數(shù)的CPLD(復(fù)雜可編程邏輯器件)都采用可減少功耗的工作模式，但當系統(tǒng)未使用時，應(yīng)完全切斷電源以保存電池能量，從而實現(xiàn)很多設(shè)計者的終極節(jié)
  • 關(guān)鍵字： CPLD  電池供電  斷電電路  

一種基于CPLD的DMA控制器IP核設(shè)計

  • 但是由于8013硬件結(jié)構(gòu)和指令系統(tǒng)的限制，當需要高速率大批量數(shù)據(jù)傳送時，數(shù)據(jù)吞吐速率往往不能滿足設(shè)計要求。即使采用提升振蕩器頻率的辦法，結(jié)果仍不
  • 關(guān)鍵字： 可編程邏輯器件  CPLD  VHDL語言  DMA控制器  
共994條 1/67 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473