vhdl-cpld 文章 進入vhdl-cpld技術社區(qū)
基于Verilog狀態(tài)機的PLC背板總線協(xié)議接口芯片設計
- 設計了一組基于CPLD的PLC背板總線協(xié)議接口芯片,協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細介紹了通過Verilog HDL語言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程,25MHz下背板總線工作穩(wěn)定的試驗結(jié)果驗證了協(xié)議芯片設計的可行性。
- 關鍵字: VerilogHDL PLC背板 CPLD
基于FPGA的VHDL語言電路優(yōu)化設計
- 在VHDL語言電路優(yōu)化設計當中,優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD/FPGA的資源利用率優(yōu)化,即用盡可能少的片內(nèi)資源實現(xiàn)更多電路功能;速度優(yōu)化是指設計系統(tǒng)滿足一定的速度要求。
- 關鍵字: 電路優(yōu)化設計 VHDL FPGA
基于DSP+CPLD的嵌入式車牌識別系統(tǒng)硬件電路設計
- 基于數(shù)字信號處理器(DSP)TMS320VC5416和復雜可編程邏輯器件(CPLD)的嵌入式車牌識別系統(tǒng)的硬件設計,利用視頻處理芯片SAA7111作為視頻A/D,在CPLD的控制下將采集到的圖像數(shù)據(jù)寫入幀存儲器中,DSP對圖像數(shù)據(jù)進行實時分析處理。采用“乒乓”存儲結(jié)構(gòu),實現(xiàn)了圖像數(shù)據(jù)的采集和處理的并行運行。識別結(jié)果通過串口傳到上位機或者保存在E2PROM中,實現(xiàn)了車牌識別系統(tǒng)脫機、聯(lián)機工作,在實時高速圖像處理系統(tǒng)中有廣泛的工程技術應用前景。
- 關鍵字: 車牌識別系統(tǒng) 嵌入式 CPLD
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設計(圖)
- 數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉(zhuǎn)換成離散信號,并送入CPU、MCU或DSP進行處理?,F(xiàn)在流行的基于PCI總線設計的采集卡是數(shù)據(jù)采集系統(tǒng)的主流,其優(yōu)點是可以利用PCI總線的研究成果快速的開發(fā)系統(tǒng)軟件,整體運行速度快,能夠?qū)崿F(xiàn)實時采集實時處理。但在一些工業(yè)測控現(xiàn)場檢測大型設備時,從現(xiàn)場到機房有一定的距離,模擬信號傳到安裝在PC內(nèi)的PCI數(shù)據(jù)采集卡會有不同程度的衰減,且易受工業(yè)環(huán)境的干擾。而單純用由微控制器(MCU)為核心的數(shù)據(jù)采集系統(tǒng)時,把數(shù)據(jù)采集器置于被監(jiān)測的設備處,雖然可以避免模擬信號的衰減和
- 關鍵字: 數(shù)據(jù)采集 ARM μC/OS-II CPLD
vhdl-cpld介紹
您好,目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473