首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> irig-b

分布式錄波器高精度同步時鐘信號的實現(xiàn)

  • 同步時鐘信號是分布式錄波器系統(tǒng)任務(wù)順利完成的關(guān)鍵。介紹一種利用可編程CPLD器件實現(xiàn)性能優(yōu)良的分布式同步信號源。通過高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個MAXII570芯片中，構(gòu)成一個高精度同步系統(tǒng)，從而達到最佳同步效果。
  • 關(guān)鍵字： 分布式同步邏輯  IRIG-B  CPLD  

IRIG-B的編碼輸出電路

基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應(yīng)用

  • 時間的精確和統(tǒng)一是變電站自動化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動化設(shè)備(如故障錄波器、繼電保護裝置、RTU微機監(jiān)控系統(tǒng)等)采用統(tǒng)一的時間基準(zhǔn)，在發(fā)生事故時，才能根據(jù)故障錄波數(shù)據(jù)，以及各開關(guān)、斷路器動
  • 關(guān)鍵字： 通信報文對時  GPS IRIG－B碼對時  繼電保護  

基于CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用

  • 引言隨著電子技術(shù)的發(fā)展，對遙測信號的幀結(jié)構(gòu)的可編程度、集成度的要求越來越高，用于時間統(tǒng)一系統(tǒng)的B碼源的設(shè)計也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場試驗任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
  • 關(guān)鍵字： CPLD  時間統(tǒng)一系統(tǒng)  IRIG－B碼  

一種低成本的無線IRIG-H(DC)解碼器

  • 摘要：基于ATmega8單片機設(shè)計出一種簡單、可靠、低成本的H碼(DC)解碼器。通過標(biāo)準(zhǔn)RS485接口接收差分H碼信號，信號經(jīng)隔離后通過單片機解碼程序處理，轉(zhuǎn)換成標(biāo)準(zhǔn)時間碼(時分形式)通過無線方式發(fā)送給其他設(shè)備。此設(shè)計增
  • 關(guān)鍵字： IRIG-H  ATmega8  nRF905  無線  解碼  

基于FPGA的IRIG-B碼解碼器設(shè)計

  • 摘要 針對基于單片機的IRIG—B碼解碼器解碼精度低、工作穩(wěn)定性差等問題，提出了一種基于FPGA的IRIG—B碼解碼器設(shè)計。在實現(xiàn)過程中著重分析了輸
  • 關(guān)鍵字： IRIG―B碼  解碼  毛刺  

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計

  • 為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實踐驗證，該電路具有實現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點，實測同步精度小于1μs。
  • 關(guān)鍵字： IRIG-B  FPGA  code  VHDL    

基于FPGA的IRIG-B編碼器的設(shè)計

  • 我國靶場測量、工業(yè)控制、電力系統(tǒng)測量與保護、計算、通信、氣象等測試設(shè)備均采用國際標(biāo)準(zhǔn)IRIG-B格式的時間碼(簡稱B碼)作為時間同步標(biāo)準(zhǔn)。B碼是一種串行的時間格式，分為直流碼(DC碼)和交流碼(AC碼)兩種，其格式和碼
  • 關(guān)鍵字： IRIG-B  FPGA  編碼器    

多功能內(nèi)置式IRIG-B碼終端設(shè)計

  • 摘要：在分析武器裝備靶場試驗測控設(shè)備同步技術(shù)現(xiàn)狀基礎(chǔ)上，提出了一種多功能內(nèi)置式IRIG-B碼終端設(shè)計；給出了終端的組成、功能與工作過程，詳細介紹了IRIG-B碼采集模塊、IRIG-B碼產(chǎn)生模塊和軟件模塊的設(shè)計；終端具有
  • 關(guān)鍵字： 設(shè)計  終端  IRIG-B  內(nèi)置  多功能  

基于FPGA的IRIG-B(DC)碼解碼

  • 摘要：在分析了IRIG-B(DC)碼碼型特點的基礎(chǔ)上，提出了一種IRIG-B(DC)時間碼解碼的設(shè)計方法。該方法由少量外圍電路與一片現(xiàn)場可編程門陣列(FPGA)芯片組成，來實現(xiàn)對IRG-B(DC)碼的解碼、1 PPS信號輸出、實時時間顯示以
  • 關(guān)鍵字： IRIG-B  FPGA  DC  解碼    

基于CPLD的IRIG-B碼對時方式在繼電保護裝置中的應(yīng)

  • 時間的精確和統(tǒng)一是變電站自動化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動化設(shè)備(如故障錄波器、繼電保...
  • 關(guān)鍵字： IRIG-B碼  對時方式  在繼電保護  

IRIG-B碼對時方式在繼電保護裝置中的應(yīng)用

  • 摘要：隨著變電站自動化技術(shù)的發(fā)展，對變電站內(nèi)時間的精確和統(tǒng)一提出了更高的要求。本文提出了一種采用IRIG-B時間碼來時時的方案。在這種對時方案中，每個變電站只安裝一個GPS接收裝置，利用RS422／485總線傳輸IRIG-
  • 關(guān)鍵字： IRIG-B  對時方式  繼電保護裝置  中的應(yīng)用    

FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計

  • 為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設(shè)計方案和體系結(jié)構(gòu)，設(shè)計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低。抗干擾性好的特點。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時鐘基準(zhǔn)，使時鐘與信號的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時間精確同步的效果。
  • 關(guān)鍵字： IRIG-B  FPGA  DC  編碼    

基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計

  • 摘要：提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語言設(shè)計IRIG-B直流時間碼的軟件。為了設(shè)置和
  • 關(guān)鍵字： IRIG-B  FPGA  DC  產(chǎn)生電路    

基于FPGA的IRIG-B編碼器實現(xiàn)

  • 摘要：旨在設(shè)計一款基于FPGA的IRIG-B時間系統(tǒng)。該系統(tǒng)采用FPGA作為控制器，GPS引擎M12T作為標(biāo)準(zhǔn)時鐘源，利用M12T輸出的100 pps信號觸發(fā)IRIG-B編碼模塊，完成DC碼編碼。在DC碼的基礎(chǔ)上，通過正弦查找表實現(xiàn)了IRIG-B交
  • 關(guān)鍵字： 實現(xiàn)  編碼器  IRIG-B  FPGA  基于  FPGA  
共15條 1/1 1

irig-b介紹

您好，目前還沒有人創(chuàng)建詞條irig-b!
歡迎您創(chuàng)建該詞條，闡述對irig-b的理解，并與今后在此搜索irig-b的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473