vhdl-cpld 文章 進入vhdl-cpld技術(shù)社區(qū)
基于CPLD的電子存包系統(tǒng)的設(shè)計與實現(xiàn)
- 近年來,隨著信息科技的發(fā)展,電子存包系統(tǒng)由于其安全性高、可靠性高、方便快捷等特點,在車站碼頭、超市、圖書館、賓館、游泳館、俱樂部等公共場所及機關(guān)、企事業(yè)單位文件檔案管理等部門得到了廣泛的應(yīng)用,有著廣闊的市場前景。
- 關(guān)鍵字: CPLD
VHDL設(shè)計的串口通信程序
- 本模塊的功能是驗證實現(xiàn)和PC機進行基本的串口通信的功能。需要在PC機上安裝一個串口調(diào)試工具來驗證程序的功能。程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit(即無奇偶校驗位)的串口控制器,10個bit是1位起始位,8個數(shù)據(jù)位,1個結(jié)束位。串口的波特律由程序中定義的div_par參數(shù)決定,更改該參數(shù)可以實現(xiàn)相應(yīng)的波特率。程序當(dāng)前設(shè)定的div_par 的值是0x104,對應(yīng)的波特率是9600。用一個8倍波特率的時鐘將發(fā)送或接受每一位bit的周期時間劃分為8個時隙以使通信同步。
- 關(guān)鍵字: VHDL 串口通信 PC機
什么是CPLD
- CPLD(Complex Programmable Logic Device)是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯元件。CPLD是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。
- 關(guān)鍵字: CPLD
IC設(shè)計工程師需要這樣牛X的知識架構(gòu)
- 剛畢業(yè)的時候,我年少輕狂,以為自己已經(jīng)可以獨當(dāng)一面,廟堂之上所學(xué)已經(jīng)足以應(yīng)付業(yè)界需要。然而在后來的工作過程中,我認(rèn)識了很多牛人,也從他們身上學(xué)到了很多,從中總結(jié)了一個IC設(shè)計工程師需要具備的知識架構(gòu),想跟大家分享一下?! 〖寄芮鍐巍 ∽鳛橐粋€真正合格的數(shù)字IC設(shè)計工程師,你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進的知識和技術(shù)。因此,這里列出來的技能永遠(yuǎn)都不會是完整的。我盡量每年都對這個列表進行一次更新。如果你覺得這個清單不全面,可以在本文下留言,我會盡可能把它補充完整?! ≌Z言類:Verilog-2001/&nb
- 關(guān)鍵字: IC設(shè)計 VHDL
基于CPLD的GPIB控制器
- GPIB控制器芯片是組建自動測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本文擬討論用ALTERA公司的低成本 CPLD 來實現(xiàn) GPIB 控制器的功能。GPIB 控制器芯片的硬件設(shè)計主 要分為狀態(tài)機的實現(xiàn)、數(shù)據(jù)通道和微處理接口的設(shè)計。本文重點介紹了各個模塊的實現(xiàn)原理。
- 關(guān)鍵字: GPIB控制器 自動測試系統(tǒng) CPLD
基于FPGA的串行通信控制系統(tǒng)的設(shè)計
- 在Altera Cyclone II平臺上采用“自頂向下”的模塊化設(shè)計思想及VHDL硬件描述語言,設(shè)計了串行通信控制系統(tǒng)。在Quartus II軟件上編譯、仿真后下載到FPGA芯片EP2C5Q208上,進行在線編程調(diào)試,實現(xiàn)了串行通信控制功能。基于FPGA的系統(tǒng)設(shè)計調(diào)試維護方便、可靠性高,而且設(shè)計具有靈活性,可以方便地進行擴展和移植。
- 關(guān)鍵字: 模塊化設(shè)計 串行通信控制系統(tǒng) VHDL
一種可靠的FPGA動態(tài)配置方法及實現(xiàn)
- 現(xiàn)場可編程邏輯門陣列(FPGA)在通信系統(tǒng)中的應(yīng)用越來越廣泛。隨著通信系統(tǒng)的復(fù)雜化和功能多樣化,很多系統(tǒng)需要在不同時刻實現(xiàn)不同的功能,多數(shù)場合需要FPGA能夠支持在線動態(tài)配置;在某些安全領(lǐng)域,需要對FPGA程序進行加密存儲、動態(tài)升級。這里根據(jù)應(yīng)用趨勢提出了一種基于CPU+CPLD的可靠的FPGA動態(tài)加載方法。該方法具有靈活、安全、可靠的特點,在通信電子領(lǐng)域具有一定的參考價值。
- 關(guān)鍵字: 動態(tài)配置 FPGA CPLD
vhdl-cpld介紹
您好,目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473