首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

基于VHDL語言為核心的EDA技術在醫(yī)學中的應用

  • VHDL超高速集成電路硬件描述語言是隨著集成電路系統(tǒng)化和高度集成化逐步發(fā)展起來的，是一種用于數字系統(tǒng)設計、測試，面向多領域、多層次的IEEE標準硬件描述語言。
  • 關鍵字： VHDL  Max+PlusⅡ  EDA  

開關磁阻電機角度位置的純硬件控制

  • 針對開關磁阻電機APC方式，本文介紹了一種基于CPLD的純硬件控制方式。該系統(tǒng)采用一臺1KW 6/4結構開關磁阻電機作為機電能量轉換裝置，采用EP1K30TC144-3型CPLD(復雜可編程邏輯器件)和外圍電路構成數字控制器。實驗結果表明，本文提出的開關磁阻電機純硬件控制系統(tǒng)在實踐上是可行的，基于CPLD的純硬件控制器可獲得優(yōu)良的控制效果。
  • 關鍵字： 開關磁阻電機  APC  CPLD  

EDA中的車載DVD位控主要VHDL源程序

MAX II 控制路徑應用

  • 無論是在通訊，消費電子，計算還是工業(yè)領域，MAX II CPLD都是進行控制路徑應用最好的選擇，這些應用都受成本和功耗預算的約束。MAX II器件提供更低的架構、更低的功耗以及更高的密度，使之成為復雜控制應用的最理想的解決方案，包括那些以前不可能采用CPLD的應用。
  • 關鍵字： MAXII  控制路徑  CPLD  

獨特的功能——只有MAX II CPLD能夠提供

  • MAX? II CPLD 體系結構中兩個獨特的功能是其他 CPLD 所不具有的：內部振蕩器和 8 Kbits 非易失用戶閃存 ( 請參考圖 1) 。
  • 關鍵字： MAX?II  體系結構  CPLD  獨特功能  

FPGA系列相關圖書介紹

使用MAX II CPLD 作為模擬鍵盤編碼器

  • CPLD 最常見的應用是鍵盤編碼器。處理器、ASSP 或者ASIC 一般無法提供足夠的引腳來實現(xiàn)鍵盤功能。I/O 擴展是CPLD 很普通的功能，使處理器采用很少的I/O 便可以解碼規(guī)模較大的鍵盤。雖然MAX? 和MAX? II 等CPLD 可以提供足夠的低成本I/O，但是在鍵盤解碼時沒有必要為每一開關提供一個I/O。采用較少的連線進行鍵盤解碼的優(yōu)點在于減少了鍵盤到主電路板的走線數量，降低了鍵盤區(qū)開關矩陣的復雜度。本應用筆記解釋怎樣利用MAX II 器件資源來解碼只有兩個I/O 和一個GND 引腳的大規(guī)模開
  • 關鍵字： MAXII  模擬鍵盤  CPLD  編碼器  

低功耗MAX II CPLD

  • Altera 的 MAX? II CPLD 系列自從推出以來，在低功耗應用上大展身手，特別是新的零功耗 MAX IIZ ，它的動態(tài)功耗和待機功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實現(xiàn)了最低的靜態(tài)和動態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能，同時降低功耗。
  • 關鍵字： Altera  低功耗  MAXII  CPLD  

CPLD MAX II低成本架構

  • 基于極具突破性的新型CPLD架構，MAX? II器件重新定義了CPLD的價值定位。傳統(tǒng)意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線矩陣組成。對于基于宏單元的構架，隨著邏輯密度的增加，布線區(qū)域呈指數性增長，因此當密度大于512宏單元時，該架構不具有高效的可升級性。
  • 關鍵字： 架構  CPLD  Max  

基于FPGA的數字式心率計的設計實現(xiàn)

  • 心率計是常用的醫(yī)學檢查設備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數在測量時都是必要的。
  • 關鍵字： VHDL  數字式  FPGA  心率計  設計  

VHDL結構體的行為描述法

  • 所謂結構體的行為描述（behavioral descriptions），即對設計實體按算法的路徑來描述。行為描述在EDA工程中稱為高層次描述或高級描述，
  • 關鍵字： VHDL  結構體  行為描述法  

異步FIFO的VHDL設計

  • 本文給出了一個利用格雷碼對地址編碼的羿步FIFO的實現(xiàn)方法，并給出了VHDL程序，以解決異步讀寫時鐘引起的問題。
  • 關鍵字： 異步  FIFO  VHDL  設計  

VHDL結構體的結構化描述法

  • 在結構體中，設計任務的程序包內定義了一個8輸入與門（and8）和一個二異或非門（xnor2）。把該程序包編譯到庫中，可通過USE從句來調用這些元件，并從work庫中的gatespkg程序包里獲取標準化元件。
  • 關鍵字： VHDL  結構體  結構化  描述法  

VHDL結構體的數據流描述法

  • 據流描述（dataflow description）是結構體描述方法之一，它描述了數據流程的運動路徑、運動方向和運動結果。例如，同樣是一個8位比較器采用數據流法編程
  • 關鍵字： VHDL  結構體  數據流  描述法  

MAX II CPLD應用手冊

  • 無論是設計通信、消費、計算機或工業(yè)應用，MAX?II器件都能夠為成本和功率受限的控制通道應用提供所需的功能。MAX II更低的價格，更低的功率和更大的容量使其成為復雜控制應用的理想方案，包括以往不可能在CPLD中實現(xiàn)的新應用。MAX II器件采用了全新 CPLD體系結構，比以往的MAX器件有重大改進。
  • 關鍵字： 應用手冊  CPLD  
共994條 3/67 « 1 2 3 4 5 6 7 8 9 10 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473