一種基于CPLD的DMA控制器IP核設計

作者：時間：2018-07-27 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

1、前言

本文引用地址：http://2s4d.com/article/201807/384178.htm

單片機以其高可靠性，高性能價格比，在工業(yè)控制系統(tǒng)、數(shù)據(jù)采集系統(tǒng)、智能化儀器儀表、辦公自動化等諸多領域得到極為廣泛的應用。在單片機家族的眾多成員中，MSC一51系列單片機占領了廣闊的市場，成為國內(nèi)單片機應用領域的主流。

但是由于8013硬件結構和指令系統(tǒng)的限制，當需要高速率大批量數(shù)據(jù)傳送時，數(shù)據(jù)吞吐速率往往不能滿足設計要求。即使采用提升振蕩器頻率的辦法，結果仍不盡如人意，所以尋找一種新的數(shù)據(jù)傳輸方法顯得很有必要，這不僅使人想到通用計算機的DMA數(shù)據(jù)傳輸技術。

2、DMA簡介

DMA數(shù)據(jù)傳送是由DMA控制器完成的。進行數(shù)據(jù)傳輸時，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和FO設備之間進行。DMA控制器將向內(nèi)存發(fā)出地址和控制信號，修改地址，對傳送字的個數(shù)計數(shù)，并且以中斷方式向CPU報告?zhèn)魉筒僮鞯慕Y束。

DMA方式的主要優(yōu)點是速度快。由于CPU不參與數(shù)據(jù)傳送操作，因此就省去了CPU取指令、取數(shù)、送數(shù)等操作。在數(shù)據(jù)傳送過程中，沒有保存現(xiàn)場、恢復現(xiàn)場之類的工作。內(nèi)存地址修改、傳送字個數(shù)的計數(shù)等等，也不是由軟件實現(xiàn)，而是用硬件線路直接實現(xiàn)的。所以DMA方式能滿足高速FO設備的要求，也有利于CPU效率的發(fā)揮。

3、標準8031數(shù)據(jù)傳輸與DMA數(shù)據(jù)傳輸對比

MCS一15單片機讀寫外部數(shù)據(jù)存儲器的時序如圖1所示。

在圖(1)a的外部數(shù)據(jù)存儲器讀周期中，P2口輸出外部RAM單元的高八位地址，P0口分時傳送低八位地址及數(shù)據(jù)。當?shù)刂锋i存信號ALE為高電平時，印口輸出的地址信息有效，A比的下降沿將此地址打人外部地址鎖存器，接著即口變?yōu)檩斎朔绞?，讀信號RD有效，選通外部RAM，相應存儲單元的內(nèi)容送到印口上，由CPU讀人累加器。

外部數(shù)據(jù)存儲器的寫周期波形如圖(1)b所示，其操作過程與讀周期類似。寫操作時，在A比下降為低電平以后，WR信號才有效，PO口上出現(xiàn)的數(shù)據(jù)寫人相應的RAM單元。

CPU把數(shù)據(jù)從存儲器傳輸?shù)紽O口，需要以下步驟:

·MovxA，@DPrR;從存儲器讀取一字節(jié)數(shù)據(jù)(24個振蕩周期)

·MOVX@DPrR，A;將數(shù)據(jù)寫人到FO口(24個振蕩周期)

DMA控制器把數(shù)據(jù)從存儲器傳輸?shù)紽O設備稱為讀傳送，在這個周期里，產(chǎn)生存儲器地址，并輸出存儲器讀(MEMR)和10口寫(row)信號。其時序如圖2所示。

當數(shù)據(jù)準備好以后，設備向DMA控制器發(fā)出DMA請求DREQ信號，DMA控制器接到請求后向CPU發(fā)出總線請求信號HRQ，CPU在現(xiàn)行的機器周期結束后，發(fā)出總線保持信號HLDA，于是DMA控制器就接管總線，向地址總線發(fā)出地址信號，給出存儲器讀和ro口寫的命令，就可把存儲器中的數(shù)據(jù)送到FO口上。然后修改地址指針，增或減數(shù)據(jù)寬度計數(shù)器，檢查傳送是否結束，若未結束則循環(huán)至整個數(shù)據(jù)傳送完。

整個數(shù)據(jù)傳送完后，DMA控制器撤銷總線請求信號HRQ，同時輸出傳送結束信號EOP。CPU接收到EOP信號后，在下一個周期就可以重新控制總線。

從以上對比分析可以看出，從存儲器往FO口傳送一字節(jié)數(shù)據(jù)，使用標準8031至少需要48個振蕩周期，而用DMA控制器僅需2個振蕩周期，效率大大高于前者，尤其是在做塊傳送時，效果更為顯著。

4、用CPLD實現(xiàn)DMA傳輸在顯示屏掃描卡上的應用

顯示屏掃描卡的功能是將存儲在RAM中的圖像數(shù)據(jù)按照預定的顯示方式進行處理，再發(fā)送到比D顯示屏上。其中絕大部分時間，CPU的工作是將處理好的數(shù)據(jù)以很高的速率發(fā)送到LED顯示屏上，來保證良好的視覺效果。

考慮到系統(tǒng)的簡化、靈活、高集成度，這里選擇用CPLD實現(xiàn)CPU停機方式DMA讀傳輸功能來完成數(shù)據(jù)從存儲器到LED顯示屏的傳送工作。

整個數(shù)據(jù)傳輸工作分以下幾個步驟:①CPu準備數(shù)據(jù);②CPU配置DMA控制器。例如數(shù)據(jù)傳送首地址，傳送字節(jié)數(shù);③CPU向DMA控制器提出DMA請求(DREQ)。由于數(shù)據(jù)準備工作是由CPU完成的，所以傳送請求也由CPU提出;④DMA接到請求后，向CPU提出總線請求(HRQ);⑤CPU釋放總線，同時向DMA發(fā)出總線保持信號(HLDA);⑥D(zhuǎn)MA接管總線，進行數(shù)據(jù)傳輸。

由于本系統(tǒng)中準備數(shù)據(jù)是由CPU完成的，也就是說CPU完全清楚何時需要釋放總線進行DMA傳送，所以可將步驟3、4省略，即DREQ和HRQ信號省略。其原理圖如圖3所示。

圖3中，CTRL為中心控制核，它按照設定的傳輸字節(jié)數(shù)產(chǎn)生地址計數(shù)脈沖CLK，讀信號MR(該信號經(jīng)742科驅(qū)動后成為存儲器讀和FO口寫信號)，傳輸結束信號EOP。CTRL內(nèi)部定義了一個8位鎖存器和一個9位減法計數(shù)器。WIDTH為置數(shù)控制端，當饑DTH為低電平時，數(shù)據(jù)總線上的傳送字節(jié)數(shù)送入CTRL中，WID儀為高電平時數(shù)據(jù)鎖存。EN為計數(shù)使能，為高時傳送字節(jié)數(shù)送人9位減法計數(shù)器的高8位中，減法計數(shù)器的最低位置0，同時CTRL將EOP腳(傳送結束信號)置高，EN變低后，減法計數(shù)器在時鐘XT下降沿作用下做減1計數(shù)，計數(shù)值減到0時CTRL停止減計數(shù)并將EOP信號置低，通知CPU傳送結束。其控制時序如圖4所示。

cTRL的vHDL程序

BEGIN

cKL=cnt(0);一地址計數(shù)脈沖輸出

MEMR=NOTcnt(0);一RAM讀信號輸出

PROCESS(WIDTH)

BEGIN

FIiwDTH=0’THEN一置人傳送字節(jié)數(shù)

圖3中，COUNT16是16位加法計數(shù)器。DPH、DPL是地址高8位和低8位置數(shù)控制端，低電平有效。EN為計數(shù)使能，為低時，在由CTRL產(chǎn)生的脈沖作用下做加1計數(shù)。

平時CPU具有地址總線的控制權，DMA控制器的地址線A15一AO、存儲器讀MEMR、FO口寫IOW輸出均為高阻。當需要做DMA數(shù)據(jù)傳送時，首先CPu將傳送的數(shù)據(jù)寬度、被傳送數(shù)據(jù)在存儲器的首地址寫人DMA控制器，然后將HDLA置高，讓出地址總線控制權。DMA控制器檢測到HLDA變高后，cTRL按照預定的傳送數(shù)據(jù)寬度，輸出地址計數(shù)脈沖和數(shù)據(jù)存儲器讀信號MEMR，couN1T6在地址計數(shù)脈沖作用下，在首地址基礎上做加1計數(shù)，輸出16位地址。當數(shù)據(jù)傳送完畢，EOP輸出低電平，通知CPU數(shù)據(jù)傳送結束。CPU通過查詢或中斷方式檢測到EOP的低電平信號后，將HLDA拉低，DMA控制器接到HDLA變低的信號后將EOP信號置高，釋放地址總線控制權，結束整個DMA傳送過程。圖5是DMA控制器的仿真波形圖。