處理器核未來像邏輯門一樣常用和常見

摘要：多核的新架構(gòu)——網(wǎng)狀架構(gòu)，可使核數(shù)增加時(shí)，性能呈線性增長(zhǎng)，是多核領(lǐng)域提高芯片整體性能的一種有效方法。本文介紹了Tilera公司的Tile 64及發(fā)展思路。

關(guān)鍵詞： 多核；網(wǎng)狀；總線；64核

　　當(dāng)前，提高芯片處理能力通常采用兩種方法：一種是把每個(gè)核的性能提高；另一種是在一個(gè)芯片里大力增加核的數(shù)量。Intel主要通過提高核的性能，因此主頻做得很高，但功耗犧牲也較大。Tilera的技術(shù)路線是通過在一個(gè)芯片中設(shè)置多個(gè)核數(shù)來實(shí)現(xiàn)，同時(shí)把每個(gè)核做得很有效。

　　新興的多核處理器供應(yīng)商美國(guó)Tilera公司看好多核架構(gòu)的發(fā)展前景，聲稱未來處理器核就像邏輯門一樣成為基本的常用單位。根據(jù)摩爾定律推論（表1）：2014年，將有1000個(gè)核的處理器出現(xiàn)。

表1  根據(jù)摩爾定律推論的多核的未來，每18個(gè)月核的數(shù)量將翻番


　　多核架構(gòu)首先應(yīng)用于高端計(jì)算市場(chǎng)，例如網(wǎng)絡(luò)、數(shù)字多媒體和無線網(wǎng)等方面，例如網(wǎng)絡(luò)速度正在向從1Gbps向10Gbps發(fā)展，多媒體領(lǐng)域的高清H.264編碼、VoD、視頻會(huì)議等需要高性能和多種服務(wù)等。

　　但是多核也有其發(fā)展瓶頸：當(dāng)核數(shù)增加時(shí)，性能往往不能相應(yīng)增加。這阻礙了芯片中核數(shù)的增長(zhǎng)。Tilera公司摒棄了以前的總線架構(gòu)，而開拓性地采用了網(wǎng)狀（mesh）架構(gòu)。

　　“Tilera的Tile64的功耗只有Xeon的1/30。” Tilera公司CTO（首席執(zhí)行官）Anant Agarwal語出驚人，他解釋說，因?yàn)楣逃械亩嗪思軜?gòu)存在一些發(fā)展瓶頸，例如性能難以擴(kuò)展，功耗也較高，編程復(fù)雜，因此隨著處理器核數(shù)的增高，處理器的總體性能會(huì)打折扣（圖1）。而Tilera的多核方案填補(bǔ)了核數(shù)與性能之間的鴻溝，其架構(gòu)是核呈網(wǎng)狀網(wǎng)絡(luò)連接，而非傳統(tǒng)的總線型。網(wǎng)狀的特點(diǎn)是每個(gè)核上都有一個(gè)開關(guān)（switch），因此網(wǎng)狀可擴(kuò)展，大大地提高了核間互聯(lián)效率，從而大大降低了功耗，節(jié)省了散熱成本，而且模塊易于布局和驗(yàn)證（圖2）。

圖1  總線架構(gòu)：核數(shù)增多時(shí)，形成性能曲線

　　網(wǎng)狀架構(gòu)采用“核+開關(guān)”方式，性能可隨著核數(shù)的增長(zhǎng)而線性增加。

圖2  網(wǎng)狀和總線型示意圖

　　Tile64處理器采用90nm的制程工藝，具有64核，片上分布cache有5MB，片上互聯(lián)帶寬達(dá)到32 Tbps；功耗方面，在進(jìn)行H.264編碼時(shí)，功耗只有8W左右；I/O帶寬達(dá)40Gbps；除了性能提高外，Tile64還容易軟件編程，采用通常的編程語言即可，例如ANSI標(biāo)準(zhǔn)的C/C++，SMP Linux語言等，并解決了多核任務(wù)分配的難題。2008年9月底，該公司又推出了增強(qiáng)版Tile Pro 64和32核產(chǎn)品，性能比原產(chǎn)品性能增強(qiáng)2.5倍。

圖3 Tilera的性能示意

　　“根據(jù)我們的性能比較，Tile64相當(dāng)于10個(gè)雙核Xeon處理器，或者20個(gè)DM648 DSP。”Tilera亞太區(qū)董事總經(jīng)理吳曉東說：“Tilera的產(chǎn)品集通用處理、信號(hào)處理和FPGA的性能于一身，比傳統(tǒng)方案大大提高了集成度。例如在網(wǎng)絡(luò)和視頻應(yīng)用上，相較于DSP方案，由于節(jié)省了多個(gè)DSP芯片的占位面積，因此板卡較小。而FPGA的應(yīng)用瓶頸是不能用通用編程語言，需要專門學(xué)習(xí)編程方法，如VHDL和Verilog語言。”

　　當(dāng)核數(shù)較少時(shí)通常采用總線結(jié)構(gòu)，核多時(shí)網(wǎng)狀具有優(yōu)勢(shì)。Tilera公司可謂網(wǎng)狀架構(gòu)的先鋒。公司2004年10月公司成立，2007年8月推出第一款芯片。雖然成立只有4年時(shí)間，但是Tilera的CTO Anant Agarwal同時(shí)也在MIT（麻省理工學(xué)院）CSAIL（計(jì)算機(jī)科學(xué)人工智能實(shí)驗(yàn)室）工作，他所在的CSAIL 1994年就開始了多核研究，Tile多核技術(shù)是在美國(guó)國(guó)防和國(guó)家科學(xué)委員會(huì)倡導(dǎo)下研發(fā)，并全權(quán)授權(quán)給Tilera公司進(jìn)行商業(yè)推廣。Tile64是基于第二代的Tile技術(shù)，并且已經(jīng)實(shí)現(xiàn)了量產(chǎn)。

參考文獻(xiàn)：
1, 多核時(shí)代，嵌入式編程和應(yīng)用之出路，電子產(chǎn)品世界，2007.8
2，迎九，雙劍合璧，營(yíng)造網(wǎng)絡(luò)設(shè)備多核應(yīng)用新契機(jī)，電子產(chǎn)品世界，2007.7
3，韓青，多核調(diào)試新方法探討，電子產(chǎn)品世界，2007.12
4，包益平、沈海、彭翔宇，英特爾推動(dòng)多核技術(shù)在嵌入式系統(tǒng)的應(yīng)用，電子產(chǎn)品世界，2008.6
5，Kevin Krewell、梁合慶，翹首以待多核伸縮軟件的首次細(xì)節(jié)披露――微軟FPF05語言探討方案要點(diǎn)，電子產(chǎn)品世界，2006,2