新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 各種 IP Core和參考設計

各種 IP Core和參考設計

作者: 時間:2013-12-23 來源:網(wǎng)絡 收藏
T: 0px; PADDING-RIGHT: 0px; PADDING-TOP: 0px">
通訊

A率/u率壓縮A率/u率壓縮與解壓縮的 core,將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
A/u率壓縮解壓縮
16B/20B編解碼16B/20B編解碼 Xilinx提供
使用手冊
DDS直接頻率合成,Quicklogic提供,部分源文件是Quicklogic 專用文件
使用手冊
Verilog代碼
曼徹斯特編解碼曼徹斯特編解碼 Xilinx提供
使用手冊

VHDL代碼

Verilog代碼

其他類型



    關鍵詞: IP Core 參考設計

    評論


    相關推薦

    技術專區(qū)