新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 各種 IP Core和參考設(shè)計(jì)

各種 IP Core和參考設(shè)計(jì)

作者: 時(shí)間:2013-12-23 來(lái)源:網(wǎng)絡(luò) 收藏

各種

以下各種 是由相關(guān)設(shè)計(jì)者提供,可以免費(fèi)下載學(xué)習(xí)或使用。

[使用注意事項(xiàng)]

大部分設(shè)計(jì)是針對(duì)某個(gè)特定的器件而設(shè)計(jì),在特定的軟件平臺(tái)上開發(fā)的,在移植到其他軟件平臺(tái)或器件時(shí),都需要要做一些改動(dòng)。在使用這些代碼的時(shí)候務(wù)必仔細(xì)閱讀相關(guān)資料,在讀懂源代碼的基礎(chǔ)上再使用,或針對(duì)自己的設(shè)計(jì)加以修改或重新設(shè)計(jì),在不理解源代碼的情況下移植到其他平臺(tái),會(huì)出現(xiàn)諸多錯(cuò)誤。 (本欄目于2003年4月14日更新)

異步通訊接口(URAT)

UART 1UART,帶16byte緩沖,Xilinx提供
使用手冊(cè)
VHDL代碼
UART 2UART參考設(shè)計(jì),功能兼容NS16450, Lattice提供
使用手冊(cè)
VHDL代碼
UART 4UART參考設(shè)計(jì),Xilinx提供
使用手冊(cè)

VHDL代碼

Verilog代碼

6850a6850 異步通訊接口,功能兼容MC6850 altera提供
使用手冊(cè)
VHDL代碼
16450
16450異步通訊接口,ALDEC提供
使用手冊(cè)

VHDL代碼

Verilog代碼

16450

上一頁(yè) 1 2 3 4 5 6 7 8 9 10 下一頁(yè)

關(guān)鍵詞: IP Core 參考設(shè)計(jì)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

<td id="k9q5l"><tr id="k9q5l"></tr></td>
<center id="k9q5l"><small id="k9q5l"></small></center>