新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 各種 IP Core和參考設(shè)計(jì)

各種 IP Core和參考設(shè)計(jì)

作者: 時(shí)間:2013-12-23 來(lái)源:網(wǎng)絡(luò) 收藏
rDark=#ffffff>1024點(diǎn)FFT快速傅立葉變換,16位數(shù)據(jù)輸入/輸出,帶DMA功能,xilinx提供
使用手冊(cè)
VHDL代碼
對(duì)數(shù)可以計(jì)算以2,10,e為底的對(duì)數(shù),將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
使用手冊(cè)
對(duì)數(shù)
平方根硬件求解平方根的 將license添加到原有的MaxplusII或QuartusII的license中就可以直接使用,但源代碼加密。 altera提供
使用手冊(cè)
平方根
基本數(shù)學(xué)運(yùn)算庫(kù)包括各種用VHDL語(yǔ)言描述的基本數(shù)學(xué)運(yùn)算單元,瑞典聯(lián)邦技術(shù)研究院(ETH)提供

使用說(shuō)明

12

VHDL數(shù)學(xué)運(yùn)算庫(kù)1.0
信號(hào)糾錯(cuò)

<cite id="8sika"><tbody id="8sika"></tbody></cite>
    <samp id="8sika"><noscript id="8sika"></noscript></samp>
    CRC校驗(yàn)代碼自動(dòng)生成工具根據(jù)輸入條件自動(dòng)產(chǎn)生各種CRC的VHDL或verilog源程序
    使用手冊(cè)
    在線運(yùn)行
    CRC校驗(yàn)IEEE 802.3 Cyclic Redundancy Check,xilinx提供
    使用手冊(cè)
    Verilog代碼
    CRC校驗(yàn)可配置CRC參考設(shè)計(jì) xilinx提供
    使用手冊(cè)
    VHDL代碼和說(shuō)明


    關(guān)鍵詞: IP Core 參考設(shè)計(jì)

    評(píng)論


    相關(guān)推薦

    技術(shù)專(zhuān)區(qū)