aveni S.A. 運用創(chuàng)新電鍍化學，將銅互連擴展至5nm及以下節(jié)點以實現(xiàn)BEOL集成

　　為2D互連和3D硅穿孔封裝提供顛覆性濕沉積技術(shù)與化學材料的開發(fā)商與生產(chǎn)商aveni S.A.今日宣布，其已獲得成果可有力支持在先進互連的后段制程中，在5nm及以下技術(shù)節(jié)點可繼續(xù)使用銅。

　　「值此銅集成20周年之際，我們的研究結(jié)果證實了IBM研究員Dan Edelstein在近期IEEE Nanotechnology Symposium上的主題演講中所表達的意見：『銅集成可持續(xù)使用』?！?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/aveni">aveni執(zhí)行長Bruno Morel指出。

　　由于器件要滿足(和創(chuàng)造)市場需求，因而不可避免地不斷縮小尺寸，設計師們正不斷努力開發(fā)替代集成方案，不僅包括前段制程的方案還有后段制程(BEOL)的方案。其中，最突出的是，替換雙嵌入式互連中的銅線，以彌補因較細的銅聯(lián)機而產(chǎn)生對器件速度有負面影響的電阻電容延遲。建議的替代方案為用鈷代替銅，可能性最大的候選材料或較為特殊的材料有納米釕管、納米石墨烯管或納米碳管。

　　先進雙嵌入式結(jié)構(gòu)采用原子層沉積氮化鉭(TaN)銅擴散阻擋層, 這是一種薄化學氣相沉積(CVD)鈷襯料，和布線為其主要構(gòu)成物的電鍍銅填充層。早代產(chǎn)品(≥7nm節(jié)點)也在鈷填孔和銅填孔間采用了物理氣相沉積(PVD)銅晶種層，但先進器件由于邊際晶種覆蓋和集成障礙問題逐漸淘汰了這種膜層。

　　特別重要的一點是，薄TaN阻隔層避免了銅的擴散和器件的損壞。(TaN上的)薄鈷襯料的完整性對確保屏蔽功能正常十分關鍵。應用于5nm技術(shù)節(jié)點的鈷襯料的厚度減少至接近于3nm，降低了傳統(tǒng)電鍍銅制程的靈活性。

　　在最近的研究中，aveni將其Sao?堿性電鍍銅化學性能與傳統(tǒng)的商用酸性鍍銅的性能進行了比較。電鍍樣品為TaN上3nm CVD鈷。研究結(jié)果顯示，酸性銅化學材料腐蝕了鈷填料，導致電鍍化學物質(zhì)與底層的TaN層發(fā)生反應并形成氧化鉭(TaOx)。TaOx的形成是導致器件故障的另一種表現(xiàn)形式，因為它導致了斷路，妨礙了電流流動。

　　采用aveni的Sao化學材料的鈷依然保持完整，也沒有形成TaOx，這使銅互連延伸到5nm及以下的技術(shù)節(jié)點。

　　aveni首席技術(shù)官Frédéric Raynal評價說：「我們很興奮能獲得這些研究結(jié)果，因為它們證實了我們對電鍍銅Sao堿性化學材料優(yōu)于酸性化學材料的定位，尤其是在先進節(jié)點中薄鈷襯料技術(shù)的運用。」

　　aveni將于2018年初公布完整調(diào)查報告。