新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 采用CSMC工藝的零延時緩沖器的PLL設計

采用CSMC工藝的零延時緩沖器的PLL設計

作者: 時間:2012-07-19 來源:網(wǎng)絡 收藏

1 引言

本文引用地址:http://2s4d.com/article/186087.htm

  本文在傳統(tǒng)鎖相環(huán)結(jié)構的基礎上進行改進,設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán),其主 要結(jié)構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結(jié)構減小時鐘信號在傳輸過程中受雜散分布的電容電感的影響,避免產(chǎn)生信號畸變、漂移等嚴重影 響電路隨時鐘精確工作的現(xiàn)象。PFD 比較兩個分頻器的信號,產(chǎn)生誤差信號對電荷泵進行充放電,電荷 泵產(chǎn)生的模擬信號經(jīng)過環(huán)路濾波器后調(diào)節(jié)VCO 頻率。VCO 輸出后的分頻器的分頻系數(shù)與預分頻系數(shù)相 等,目的是使輸出與輸入的時鐘信號頻率相同,起到緩沖而不是分頻的效果。鎖定后實現(xiàn)輸入與輸出信 號零延遲。

  


  2 電路結(jié)構

  2.1 鑒頻鑒相器(PFD)

  PFD 產(chǎn)生關于頻率和相位誤差的信號,其脈沖寬度與相位誤差成比例的變化,傳輸給電荷泵及環(huán)路 濾波器引起壓控振蕩器控制電壓的變化,進而改變振蕩頻率。電路工作的進程如圖2 所示,這是一個下降沿比較的結(jié)構,由兩個基本RS 觸發(fā)器和兩個帶復位端的RS 觸發(fā)器組成。這種鑒相器不僅可以對相位 進行比較,也可以對頻率進行比較,鎖存結(jié)構記憶了前一次的輸入信號狀態(tài),從而決定了下一次的輸出 狀態(tài)。

  


從復位信號有效開始考慮,以參考時鐘超前為例,in1 的下降沿首先使A 由高變低,接下來的in2 下降 沿也使B 由高變低,四輸入與非門的四個輸入端都為高,復位信號RN 變低(有效),使A 和B 在很短 的時間內(nèi)變高 。下一個周期重復前一個步驟。反向器的作用是為了消除進入電荷泵的信號上的毛刺。另 外由于復位信號是由四輸入與非門產(chǎn)生的,其本身的延時足以使復位脈沖有一定的寬度,減小鑒相死區(qū), 又不至于太寬出現(xiàn)錯誤的輸出波形。

  2.2 電荷泵(CP)

  電荷泵設計的關鍵是降低抖動和電流失配引起的毛刺以及在開關瞬間的電荷轉(zhuǎn)移。調(diào)節(jié)電荷泵的尺 寸使匹配電流、增益、電容參數(shù)得到優(yōu)化。本文的電荷泵結(jié)構簡單,如圖2 所示,由M1M4 組成連個 共源共柵結(jié)構的恒定電流源,高的輸出阻抗使其接近理想的電流源,輸出電阻近似為(gm2+gmb2)ro2r01 或者 (gm3+gmb3)ro3r04。UP 和DN 信號經(jīng)過反向器作為電荷泵的充放電開關,v1v4 是由基準電路產(chǎn)生的固定 電平,使電流源工作在飽和區(qū),關系滿足v2>v1>v3>v4。當UP 為低DN 為高時,上半部分電路導通, 通過反向器內(nèi)部的電源對電容充電;反之,則下半部分導通,Vctrl 通過M3、M4 及反向器內(nèi)部對地放電; 另外,由于開關不與輸出直接相連,幾乎不受電荷注入的影響,同時四個管子在工作都處于飽和狀態(tài)可 以消除電荷分享效應。在鎖定情況下,PFD 產(chǎn)生同樣寬的基本脈沖UP 和DN,使電荷泵的灌電流和源 電流相等,這樣輸出的凈電流為0 ,保持VCO 的控制電壓不變。

  由于電荷泵是個對電流匹配程度要求極高結(jié)構,因此在設計尺寸方面,要增大電流源的溝道長度, 以減小溝道長度調(diào)制效應的影響,這種結(jié)構下電荷泵電流失配率僅為2.18%。

分頻器相關文章:分頻器原理
電荷放大器相關文章:電荷放大器原理

上一頁 1 2 3 下一頁

關鍵詞: CSMC PLL 工藝 零延時

評論


相關推薦

技術專區(qū)

關閉