龍芯2號PC104 Plus處理器模塊設計

摘要：介紹了基于龍芯2號的PC104Plus處理器模塊的設計方案。該方案以龍芯2號為核心，符合PC104Plus總線規(guī)范，并針對模塊中電源設計、復住時序、時鐘電路及信號完整性等關鍵問題給出了相應的解決方法?；谠摲桨傅?a class="contentlabel" href="http://2s4d.com/news/listbylabel/label/處理器">處理器模塊已研制成功并應用于一航空電子視頻記錄儀中。

關鍵詞：龍芯2號PC104Plus總線嵌入式計算機信號完整性

PC104Plus標準由IEEE標準化組織于1997年制定，對原PC104標準進行了擴展。PC104Plus總線由兩部分組成，分別與PCI總線和ISA總線完全兼容。該標準制定了一種體積小、功耗低、連接靈活的嵌入式總線規(guī)范。由于其具有超小型、高集成度、高可靠性等特點，目前已被廣泛應用于工業(yè)控制、航空航天、軍事等領域中。

龍芯2號是中國科學院計算技術研究所自主研發(fā)的國內首款64位高性能通用CPU，已經批量生產的龍芯2C（Godson2C]CPU經實測性能達到了奔騰3系列500MHz水平?；邶埿?號設計相應的PC104Plus處理器模塊，將填補我國通用處理器在PCI04Plus產品領域的空白，為國產通用處理器的應用提供一個新的途徑。對比市場上基于x86體系結構的對應產品，龍芯2號由于采用了RISC體系結構，具有高性能、低功耗等特點，因此基于龍芯2號的PC104Plus處理器模塊將有很大的優(yōu)勢和很高的性價比。

1系統設計

PC104Plus處理器模塊是一個小型化但功能完整的CPU主板系統，在設計時必須為龍芯2號選擇相應的北橋和南橋等配套芯片。龍芯2號采用了工業(yè)標準的64位SYSAD系統總線接口，因此相應地選用了Marvell公司的GT64240A作為JPC104Plus處理器模塊中龍芯2號的配套北橋。在系統中，南橋采用了Intel的82371芯片，該芯片通過PCI總線與系統北橋相連接，可提供兩個IDE接口、兩個USB接口并對外提供ISA總線接口。SUPERIO芯片選用了Winbond的W83977，通過ISA總線與南橋連接。系統完整的結構圖如圖1所示。

從圖l中可以看出．龍芯2號與北橋直接用SYSAD64總線連接，并從北橋的SDRAM接口擴展了一個SODIMM槽，可直接使用市場上的筆記本內存條。方便用戶進行內存升級和更換，最大可支持到256M。BIOS啟動電路從北橋的32位DEVICE口擴展，可支持8位F1lASH或EEPROM為BIOS啟動芯片。GT64240支持兩個PCI口，在設計中采用了PCI0連接系統南橋芯片。PCI1連接到PCIPlus插座，用于擴展其他PCl04Plus模塊。南橋和superIO提供了系統的外設接口，并同時將ISA總線擴展到PC104插座。為了提高系統的可靠性，通過北橋的MPP端口(多功能口)擴展了看門狗電路和揚聲器電路，可用于系統恢復和報警。

2關鍵技術

PC104Plus系統通常用于對應用空間有較高要求的環(huán)境或工業(yè)、野外等惡劣環(huán)境中，因此要求模塊體積小并且可靠性高。以下對系統設計中的關鍵技術進行闡述。

2．1電源方案設計

電源是整個系統的關鍵，電源的性能在很大程度上將直接影響系統的可靠運行。實踐經驗表明，在工業(yè)控制計算機因外部干擾引起的故障中，80％以上都是因為電源的原因產生的。

在本系統中采用單-5V電源供電，可避免由多電壓供電帶來的潛在不穩(wěn)定性，其設計示意圖如圖2所示。其中，1.8V提供給CPU和北橋所需的core電壓。3.3V為VIO電壓以及sdram等電路的供電電壓。為提高系統的可靠性，接在5V電源上的TVS管可實現電路過壓保護，而由二極管組成的電路可提供對3.3V和1.8V電源的掉電保護。

為實現板上DC-DC的轉換，可考慮采用LDO線性轉換電源或開關電源。LDO成本遠低于開關電源,但發(fā)熱量大，使用時需要較大的散熱面積，很難滿足PCl04主板的散熱和工業(yè)工作環(huán)境溫度的要求。因此本設計采用了TI公司的非隔離集成開關電源產品，該電源能正常工作在-40℃～85℃，占用空間小，可直接焊在PCB上使用。另外，由于為集成的產品，免除了用戶的調試,可靠性高，非常適合于嵌入式應用，但成本相對較高。

2．2復位電路

GT64240北橋芯片缺少對龍芯2號CPU進行復位的功能支持，在配套使用時需設計CPU復位電路。同時由于在系統中采用了不同廠家的芯片，因此確定CPU及各個芯片之間的復位順序也是一個很關鍵的問題，復位順序不正確將導致系統不能正常工作。龍芯2號的復位時序如圖3所示。為保證時鐘的穩(wěn)定性，應使V∝(CPUIO電壓)穩(wěn)定在3V以上至少lOOms后，再由復位電路向CPU發(fā)出VccOK信號，此后確保冷復位信號(ColdReset*)至少持續(xù)64K個系統時鐘周期，而軟復位信號(Reset*)應在冷復位信號無效后至少64個系統時鐘周期后置為無效。這樣可確保CPU能進入正常工作狀態(tài)。

為了保證CPU正常的上電復位時序和各個系統芯片之間的復位順序，設計了如圖4所示的系統復位電路。該系統的核心為-EPLD器件EPM7128。電源監(jiān)控芯片max708在檢測到輸入電壓V∝穩(wěn)定時給出200ms左右的V∝OK信號，滿足系統時鐘穩(wěn)定所需要的至少lOOms的時間。EPLD片內邏輯電路檢測到V∞OK信號后，內部計時電路開始工作，準確地給出CPU和所有系統芯片的復位信號。

該方案對系統所有的復位信號統一管理，能確保所有復位信號的正確順序。EPLD的可重復編程性可方便后期調試和調整，具有很強的靈活性。片內多余的邏輯可用于系統所需的簡單邏輯器件，避免了采用過多的分立邏輯器件，在提高系統可靠性的同時節(jié)省了PCB空間。

2．3時鐘電路及信號完整性

龍芯2號和GT64240北橋芯片最高工作外頻可達133MHz。為了達到這個要求，純凈、穩(wěn)定的時鐘設計以及對關鍵的高速信號進行信號完整性分析是保證整個系統可靠工作的前提。

為提高時鐘電路的穩(wěn)定性，通過仿真確定了系統各時鐘特性阻抗和端接方式，并通過在布線時控制相關時鐘信號嚴格等長來控制傳輸延遲。圖5所示是采用源端匹配方式、驅動信號為133MPlus信號、板級時鐘阻抗為50Ω時．掃描匹配電阻從20D～70Ω、步進為5Ω時的反射仿真波形。從圖中可以看出，所有時鐘波形信號都滿足單調性，但在某些區(qū)域有較大的過沖。限定過沖在300mV以內，匹配電阻值應在40Ω-55Ω之間，具體可由實際測試結果決定。仿真工具采用的是Cademe的PCBSI。用該工具同時也可對EMI、串擾進行仿真。

除時鐘信號外，對所有信號也進行了分析，確定了sysad總線和sdram總線等信號為系統的關鍵高速信號。對這些關鍵信號，由于板級布線密度很大，必須考慮串擾、過沖等可能發(fā)生的信號完整性問題。這里采取了先期約束布線機制，針對不同的信號制定了相應的布線規(guī)范，包括等長信號組、布線間距、最大最小布線長度等。后期通過提取實際布線的拓撲結構進行仿真，根據仿真結果進行布線調整。后期的調試證明了這種方法的可行性。

由于充分考慮到設計中的各個關鍵環(huán)節(jié)，基于龍芯2號處理器的PC104Plus處理器模塊一次性投板并調試成功。經過實際測試，能穩(wěn)定運行中科院計算所為龍芯2號移植的Linux操作系統和相關的測試程序中，并達到系統設計的各項預期目標．現已成功應用于一航空電子視頻記錄儀中。經過實際應用表明，該處理器模塊運行可靠，可推廣應用。