國(guó)民技術(shù)選擇Cadence作為先進(jìn)工藝系統(tǒng)SOC設(shè)計(jì)的優(yōu)選供應(yīng)商

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司今天宣布，中國(guó)領(lǐng)先的無工廠IC設(shè)計(jì)企業(yè)國(guó)民技術(shù)股份有限公司在對(duì)Cadence® Virtuoso®、Encounter®、以及系統(tǒng)級(jí)封裝(SiP)技術(shù)進(jìn)行了縝密的評(píng)估后，認(rèn)為Cadence技術(shù)和方法學(xué)的強(qiáng)大組合，可幫助國(guó)民技術(shù)更好地實(shí)現(xiàn)在先進(jìn)工藝條件下，復(fù)雜的系統(tǒng)級(jí)SOC的高品質(zhì)設(shè)計(jì)。寄予這樣的評(píng)估國(guó)民技術(shù)選擇Cadence公司作為公司設(shè)計(jì)的EDA優(yōu)選供應(yīng)商，應(yīng)用其EDA軟件開發(fā)安全、通信電子市場(chǎng)尖端的系統(tǒng)級(jí)芯片(SoC)。 國(guó)民技術(shù)參考Cadence的端到端解決方案對(duì)超大規(guī)模的深亞微米SOC芯片的后端流程進(jìn)行了規(guī)范，在芯片的研發(fā)效率、品質(zhì)保證方面獲得了明顯的優(yōu)勢(shì);公司在通訊產(chǎn)品的系統(tǒng)級(jí)模塊封裝上采用了Cadence的設(shè)計(jì)工具進(jìn)行研發(fā)設(shè)計(jì)、驗(yàn)證和規(guī)范流程，大大縮短了開發(fā)時(shí)間并取得一次開發(fā)成功的可喜成果。

　　Cadence全面的深亞微米SOC后端流程與低功耗解決方案為國(guó)民技術(shù)的工程師團(tuán)隊(duì)提供了一個(gè)開發(fā)先進(jìn)芯片的一體化環(huán)境，并使他們能在更短的項(xiàng)目開發(fā)周期內(nèi)達(dá)到突破性的性能及功耗目標(biāo)。 此外，Cadence的SiP技術(shù)可獨(dú)一無二地提供可見性、及封裝與硅片間緊密的物理和電氣連接，使國(guó)民技術(shù)能以更高的效率和更快的上市時(shí)間建立并交付復(fù)雜的SiP。

　　“我們選擇Cadence作為我們的EDA優(yōu)選供應(yīng)商，是與Cadence良好合作關(guān)系和使用他們領(lǐng)先技術(shù)多年體驗(yàn)的延伸。 在SiP設(shè)計(jì)方面統(tǒng)一使用Virtuoso、Encounter、及Allegro解決方案，我們能立即看到好處，比如設(shè)計(jì)師效率和成果質(zhì)量的提升、上市時(shí)間的縮短、及由此帶來的更高盈利等，”國(guó)民科技總工程師、首席科學(xué)家李美云女士表示。 “在這種級(jí)別上、針對(duì)我們未來的產(chǎn)品開發(fā)與Cadence展開合作，會(huì)增強(qiáng)我們?cè)谌蚴袌?chǎng)的競(jìng)爭(zhēng)力。”

　　“Cadence正在實(shí)施戰(zhàn)略來應(yīng)對(duì)EDA360愿景，我們致力于幫助客戶建立最具挑戰(zhàn)性的低功耗和混合信號(hào)設(shè)計(jì)，并使效率得到改進(jìn)、盈利能力得到提高，”Cadence亞太運(yùn)營(yíng)副總裁Veronica Watson表示。 “能和國(guó)民技術(shù)這樣的領(lǐng)先企業(yè)合作、并幫助他們獲得這些優(yōu)勢(shì)，我們感到非常榮幸。我們期待繼續(xù)和他們保持牢固的合作關(guān)系。”