sdram 文章進入sdram技術社區(qū)

恒憶與三星電子共同合作開發(fā) PCM

　　恒憶 (Numonyx) 與三星電子 (Samsung Electronics Co., Ltd) 宣布將共同開發(fā)制定相變存儲器 (Phase Change Memory，PCM) 產品的市場規(guī)格，此新一代存儲技術可滿足載有大量內容和數(shù)據(jù)平臺的性能及功耗要求，從而幫助多功能手機及移動應用、嵌入式系統(tǒng)*、高級運算裝置的制造商應對設計挑戰(zhàn)。制定針對PCM 產品的通用軟硬件兼容標準，將有效簡化設計流程并縮短產品開發(fā)時間，使制造商能在短時間內采用這兩家公司推出的高性能、低功耗 PCM 存儲產品。　　相較于
關鍵字： Numonyx NAND NOR PCM SDRAM

大容量SDRAM在windows CE系統(tǒng)中的應用設計

大容量SDRAM在windows CE系統(tǒng)中的應用設計,摘要：擴大同步動態(tài)隨機存儲器(SDRAM)的容量是提升嵌入式產品性能的關鍵問題。這里基于Intel公司的PXA255處理器提出一種大容量sDRAM的硬件設計方法，并在微軟提供的板級支撐包(BSF’)的基礎上編寫了一套在win―dows
關鍵字：應用設計系統(tǒng) CE SDRAM windows 大容量

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設計(08-100)

　　DDR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標準組織開發(fā)的基于DDR SDRAM的升級存儲技術。相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦?，但DDR2 SDRAM在數(shù)據(jù)傳輸率、延時、功耗等方面都有了顯著提高，而這些性能的提高，主要來源于以下技術的提升：ODT，Post CAS，4n數(shù)據(jù)預取，封裝等。
關鍵字：思科 DDR2 SDRAM

ADI公司的新一代SHARC 處理器滿足專業(yè)音頻的所有需求

　　極高性能的浮點DSP，比以往的 SHARC處理器性能提高一倍，具有硬件加速器與音頻應用提升特性: 片上存儲器增加60%以上，提供DDR2 SDRAM外部存儲器接口及連接端口　　中國北京——Analog Devices, Inc.（紐約證券交易所代碼: ADI），全球領先的高性能信號處理解決方案供應商，最新推出SHARC® ADSP-21469，以幫助開發(fā)人員重新定義專業(yè)系統(tǒng)中的逼真音響。更多的通道、更多的效果、更多的建模、更高的采樣速率：專業(yè)數(shù)字音頻應用正在不斷逼
關鍵字： DSP SHARC處理器 DDR2 SDRAM ADI

SDRAM在任意波形發(fā)生器中的應用

任意波形發(fā)生器在雷達、通信領域中發(fā)揮著重要作用,但目前任意波形發(fā)生器大多使用靜態(tài)存儲器。這使得在任意波形發(fā)生器工作頻率不斷提高的情況下,波形的存儲深度很難做得很大,從而不能精確地表達復雜信號。本文介紹的基于動態(tài)存儲器(SDRAM)的設計能有效解決這一問題,并詳細討論了一種簡化SDRAM控制器的設計方法。
關鍵字： SDRAM 任意波形發(fā)生器中的應用

基于NiosⅡ的圖像采集和顯示的實現(xiàn)

　　摘要：采用OV2610的CMOS圖像傳感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，實現(xiàn)了圖像數(shù)據(jù)流的采集和顯示。　　關鍵詞：DMA Avalon數(shù)據(jù)流模式 SDRAM 　　隨著大規(guī)模集成電路設計技術的進步、制造工藝水平的提高以及單個芯片上的邏輯門數(shù)的增加，嵌入式系統(tǒng)設計變得日益復雜。把整個系統(tǒng)集成到一個芯片上,即片上系統(tǒng)SoC(System on Chip)技術是當前嵌入式系統(tǒng)設計的一個研究熱點。在Altera公司提供的
關鍵字： SoC DMA Avalon數(shù)據(jù)流模式 SDRAM

在DDR3 SDRAM存儲器接口中使用調平技術

　　引言　　DDR3 SDRAM存儲器體系結構提高了帶寬，總線速率達到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結構的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調平技術是關鍵。如果FPGA I/O結構中沒有直接內置調平功能，和DDR3 SDRAM DIMM的接口會非常復雜，成本也高，需要采用大量的外部元件。那么，什么是調平技術，這一技
關鍵字： FPGA 存儲器 DDR3 SDRAM

SDRAM接口的VHDL設計

　　RAM（隨機存取存儲器　是一種在電子系統(tǒng)中應用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM，即同步動態(tài)RAM)，RAM的容量越來越大、速度越來越高，可以說存儲器的容量和速度已經成為半導體工業(yè)水平的標志。　?。?任務背景　　SDRAM具有大容量和高速的優(yōu)點，目前其存取速度可以達到100～133MHz，單片容量可以達到64Mbit或更高
關鍵字： VHDL SDRAM 存儲器微處理器

高速嵌入式視頻系統(tǒng)中SDRAM時序控制分析

　　在高速數(shù)字視頻系統(tǒng)應用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經常用到的一種存儲器。　　但是，在主芯片與SDRAM之間產生的時序抖動問題阻礙了產品的大規(guī)模生產。在數(shù)字電視接收機的生產實際應用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時序補償機制，設計了一個方便使
關鍵字： SDRAM 數(shù)字電視

全球半導體標準組織委員會會議在上海舉行推動存儲工業(yè)新標準制定

　　隨著筆記本電腦、手機等移動終端以及家用數(shù)碼產品的大規(guī)模增長，器的移動性和能耗問題已廣泛受到業(yè)界關注。日前，(全球半導體組織)委員會會議在上海舉行，推動存儲工業(yè)新標準制定。　　在過去五年內，JEDEC曾與中國半導體行業(yè)組織合作，促進中國及世界的半導體行業(yè)標準。例如中國電子標準協(xié)會(CESA)，中國半導體行業(yè)協(xié)會(CSIA)與中國電子標準研究所(CESI)等。　　我國企業(yè)已占JEDEC會員數(shù)的20%，而且數(shù)目還在增長。JEDEC本次會議主要研究了DDR3 SDRAM（第三代雙倍速率同步動態(tài)隨機存儲
關鍵字： SDRAM DRAM

基于FPGA的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中的應用

實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關鍵技術。本設計采用Altera公司Cyclone系列的FPGA完成了對DDR SDRAM的控制，以狀態(tài)機來描述對DDR SDRAM的各種時序操作，設計了DDR SDRAM的數(shù)據(jù)與命令接口。用控制核來簡化對DDR SDRAM的操作，并采用自頂至下模塊化的設計方法，將控制核嵌入到整個數(shù)據(jù)采集系統(tǒng)的控制模塊中，完成了數(shù)據(jù)的高速采集、存儲及上傳。使用開發(fā)軟件Quartus II中內嵌的邏輯分析儀SignalTap II對控制器的工作流程進行了驗證和調試。最終采集到的
關鍵字： FPGA DDR SDRAM 數(shù)據(jù)采集

片上SDRAM控制器的設計與集成

　　隨著設計與制造技術的發(fā)展,集成電路設計從晶體管的集成發(fā)展到邏輯門的集成, 現(xiàn)在又發(fā)展到IP的集成,即SoC設計技術。SoC可以有效地降低電子信息系統(tǒng)產品的開發(fā)成本,縮短開發(fā)周期,提高產品的競爭力,是工業(yè)界將采用的最主要的產品開發(fā)方式。目前國內也加大了在SoC 設計以及IP 集成領域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設計所集成的片上SDRAM 控制器模塊設計與實現(xiàn)。　　1 　ICT-E32 體系結構　　ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
關鍵字： SoC SDRAM 控制器 MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設計

DDR3 SDRAM內存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設計呢？　　關鍵字：均衡（leveling）　　如果FPGA&nbs
關鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

高速嵌入式視頻系統(tǒng)中SDRAM時序控制分析

　　在高速數(shù)字視頻系統(tǒng)應用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經常用到的一種存儲器。　　但是，在主芯片與SDRAM之間產生的時序抖動問題阻礙了產品的大規(guī)模生產。在數(shù)字電視接收機的生產實際應用中，不同廠家的PCB板布線、PCB材料和時鐘頻率的不同，及SDRAM型號和器件一致性不同等原因，都會帶來解碼主芯片與SDRAM間訪問時序的抖動問題。　　本文利用C-NOVA公司數(shù)字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時序補償機制，設計了一個方便使
關鍵字：嵌入式系統(tǒng) 單片機 SDRAM 時序控制 MCU和嵌入式微處理器

SDRAM通用控制器的FPGA模塊化設計

引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復雜的控制邏輯和要求嚴格的時序，成為開發(fā)過程中困擾設計人員主要因素，進而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
關鍵字：工業(yè)控制嵌入式系統(tǒng) 單片機 FPGA SDRAM 嵌入式工業(yè)控制

共149條 9/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

sdram介紹

　　SDRAM:Synchronous Dynamic Random Access Memory,同步動態(tài)隨機存取存儲器，同步是指Memory工作需要同步時鐘，內部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是由指定地址進行數(shù)據(jù)讀寫。　　SDRAM從發(fā)展到現(xiàn)在已經經歷了四代，分別是：第一代SDR SDRAM，第二代DDR [ 查看詳細 ]