大容量SDRAM在windows CE系統(tǒng)中的應(yīng)用設(shè)計(jì)

摘 要：擴(kuò)大同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)的容量是提升嵌入式產(chǎn)品性能的關(guān)鍵問題。這里基于Intel公司的PXA255處理器提出一種大容量sDRAM的硬件設(shè)計(jì)方法，并在微軟提供的板級(jí)支撐包(BSF’)的基礎(chǔ)上編寫了一套在win―dows CE嵌入式操作系統(tǒng)下支持此硬件設(shè)計(jì)的驅(qū)動(dòng)程序。該方法不僅在本平臺(tái)上取得了較好的結(jié)果，且可以移植到Intel更加高端的27x系列處理器中，為嵌入式系統(tǒng)產(chǎn)品具備大容量內(nèi)存提供了方法。
關(guān)鍵詞：WindoWs CE；動(dòng)態(tài)隨機(jī)存儲(chǔ)器；啟動(dòng)程序；地址映射

隨著嵌入式產(chǎn)品的發(fā)展，各種嵌入式操作系統(tǒng)，以及嵌入式上層應(yīng)用軟件層出不窮。這就對(duì)大容量SDRAM的需求日益增強(qiáng)。目前用于嵌入式產(chǎn)品中的存儲(chǔ)器主要有FLASH和SDRAM。FLASH作為靜態(tài)存儲(chǔ)器，被應(yīng)用于存放啟動(dòng)代碼和操作系統(tǒng)內(nèi)核，SDRAM作為動(dòng)態(tài)存儲(chǔ)器，被應(yīng)用于存放實(shí)時(shí)更新的數(shù)據(jù)信息。在此，采用Intel的PXA255處理器。使用32 MB的NOR FLASH作為放置啟動(dòng)代碼和操作系統(tǒng)的靜態(tài)存儲(chǔ)空間，使用256 MB的SDRAM作為動(dòng)態(tài)存儲(chǔ)空問，使用2 GB的CF卡作為應(yīng)用程序和數(shù)據(jù)的存儲(chǔ)空間，并與液晶顯示屏、音頻、觸摸一起構(gòu)成一個(gè)功能強(qiáng)大的嵌入式體系。

1 隨機(jī)存儲(chǔ)器介紹
隨機(jī)存儲(chǔ)器主要分為靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)及SDRAM。1個(gè)SRAM單元通常由4～6個(gè)晶體管組成，當(dāng)這個(gè)SRAM單元被賦予O或者1的狀態(tài)之后，它會(huì)保持這個(gè)狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會(huì)更改或者消失。SRAM的讀寫速度相對(duì)比較快，而且比較省電，但是存儲(chǔ)1 b的信息需要4～6只晶體管。DRAM和SDRAM必須在一定的時(shí)間內(nèi)不停地刷新才能保持其中存儲(chǔ)的數(shù)據(jù)，但存儲(chǔ)1 b的信息只要1只晶體管就可以實(shí)現(xiàn)。在數(shù)據(jù)讀寫的過程中，SRAM，DRAM及SDRAM均有不同的工作方式。DRAM和SDRAM相對(duì)于SRAM增加了多路尋址技術(shù)，即利用2個(gè)連續(xù)的周期傳輸?shù)刂窋?shù)據(jù)，達(dá)到使用一半的地址線，以完成SRAM同樣功能的目的。SDRAM相對(duì)于DRAM不僅提出了多Bank的工作模式，并且SDRAM與CPU和芯片組共享時(shí)鐘，芯片組可以主動(dòng)地在每個(gè)時(shí)鐘的上升沿發(fā)給sDRAM控制命令。

2 硬件設(shè)計(jì)方案
2．1 SDRAM工作原理
SDRAM本身是由多個(gè)Bank區(qū)域構(gòu)成，對(duì)SDRAM的操作實(shí)際上是通過區(qū)域片選信號(hào)對(duì)單獨(dú)Bank進(jìn)行的操作。SDRAM中單個(gè)Bank的讀取過程如圖1所示。

(1)通過地址總線將行地址傳輸?shù)降刂芬_；
(2)RAS(行地址使能信號(hào))被激活，這樣行地址被傳送到行地址門閂線路中；
(3)行地址解碼器根據(jù)接收到的數(shù)據(jù)選擇相應(yīng)的行；
(4)wE(寫使能信號(hào))引腳確定不被激活，所以SDRAM知道它不會(huì)進(jìn)行寫操作；
(5)列地址通過地址總線傳輸?shù)降刂芬_；
(6)CAS(列地址使能信號(hào))引腳被激活，這樣地址被傳送到列地址門閂線路中；
(7)DQM(輸出使能)引腳被激活，數(shù)據(jù)向外輸出。
這就完成了一個(gè)單Bank的讀操作，在讀取數(shù)據(jù)的過程中行列地址的尋址過程是通過兩個(gè)時(shí)鐘周期實(shí)現(xiàn)的，在第一個(gè)時(shí)鐘周期使能行地址，下一個(gè)時(shí)鐘周期使能列地址，這就實(shí)現(xiàn)了地址線的復(fù)用。
SDRAM寫入的過程和讀取過程是基本一樣的，只需要將wE信號(hào)激活。
2．2 硬件設(shè)計(jì)
對(duì)于SDRAM的硬件設(shè)計(jì)需要確定3個(gè)方面的內(nèi)容：通過處理器的特性選擇SDRAM的型號(hào)；確定SDRAM地址線、數(shù)據(jù)線的連接方式；確定SDRAM控制信號(hào)線的連接方式。
2．2．1 SDRAM的選擇
該平臺(tái)處理器選擇Intel公司XSCALE架構(gòu)的PXA255，它針對(duì)于SDRAM有4根專用的動(dòng)態(tài)片選信號(hào)，能夠支持4塊內(nèi)存區(qū)域，如圖2所示。

其中每塊區(qū)域所能支持到的最大物理地址為64 MB。并且每一塊內(nèi)存區(qū)域均可使用16 b或32 b的SDRAM。
在硬件設(shè)計(jì)過程中考慮到硬件使用的可調(diào)節(jié)性，采用8片16 b×4 MB×4 Bank的SDRAM，共搭建了256 MB的極限存儲(chǔ)空間。其中，SDRAM選擇型號(hào)為三星公司的K4S561632E。