fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

基于DSP和FPGA的ARINC429機(jī)載總線(xiàn)接口板的硬件設(shè)計(jì)

基于DSP和FPGA的ARINC429機(jī)載總線(xiàn)接口板的硬件設(shè)計(jì) 西安交通大學(xué)電子與信息工程學(xué)院(710049) 種稚萌王亮韓崇昭李峰　　摘　要：介紹了民用飛機(jī)機(jī)載數(shù)據(jù)總線(xiàn)ARINC429的硬件接口板,該接口板采用DSP和FPGA實(shí)現(xiàn)四路ARINC429信號(hào)收發(fā)通道,使整個(gè)系統(tǒng)的處理速度大大提高。　　關(guān)鍵詞：ARINC429總線(xiàn) DSP FPGA 　　機(jī)載數(shù)據(jù)總線(xiàn) ARINC429在當(dāng)代的運(yùn)輸機(jī)和相當(dāng)數(shù)量的民航客機(jī) (如A310、A300、A600、B757、B767)中有著廣
關(guān)鍵字： ARINC429總線(xiàn) DSP FPGA

汽車(chē)嵌入式SoC系統(tǒng)的應(yīng)用與發(fā)展

摘　要：介紹了作為泛計(jì)算領(lǐng)域重要組成部分的汽車(chē)嵌入式系統(tǒng)由低端到高端的發(fā)展歷程和各個(gè)階段的主要特點(diǎn),詳細(xì)論述了嵌入式SoC系統(tǒng)應(yīng)用于汽車(chē)電子方面的新理論、新方法和關(guān)鍵技術(shù),并對(duì)汽車(chē)嵌入式SoC系統(tǒng)的發(fā)展趨勢(shì)進(jìn)行了展望。關(guān)鍵詞：泛計(jì)算嵌入式系統(tǒng) 汽車(chē)電子 SoC 嵌入式系統(tǒng)是泛計(jì)算領(lǐng)域的重要組成部分,是嵌入到對(duì)象宿主體系中完成某種特定功能的專(zhuān)用計(jì)算機(jī)系統(tǒng)[1]。嵌入式系統(tǒng)有體積小、低功耗、集成度高、子系統(tǒng)間能通信融合的優(yōu)點(diǎn)。隨著汽車(chē)技術(shù)的發(fā)展以及微處
關(guān)鍵字： SoC 泛計(jì)算汽車(chē)電子嵌入式系統(tǒng) SoC ASIC 汽車(chē)電子

基于FPGA實(shí)現(xiàn)FIR濾波器的研究

基于FPGA實(shí)現(xiàn)FIR濾波器的研究武漢大學(xué)電氣工程學(xué)院(430072) 郭曉宇潘登楊同中　　摘　要：針對(duì)在FPGA中實(shí)現(xiàn)FIR濾波器的關(guān)鍵——乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究,給出了將乘法化為查表的DA算法,并采用這一算法設(shè)計(jì)了FIR濾波器。通過(guò)FPGA仿真驗(yàn)證,證明了這一方法是可行和高效的,其實(shí)現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實(shí)現(xiàn)的FIR濾波器。最后介紹了整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實(shí)現(xiàn)的要求改進(jìn)的最優(yōu)表示。　　關(guān)鍵詞：FPGA DA FIR濾波器 CSD
關(guān)鍵字： CSD DA FIR濾波器 FPGA

內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用

內(nèi)嵌ARM核的FPGA芯片EPXA10及其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用北京航空航天大學(xué)自動(dòng)化科學(xué)與電氣工程學(xué)院(100083) 尹娜江潔張廣軍　　摘　要：介紹了內(nèi)嵌 ARM核的FPGA芯片EPXA10的主要功能特點(diǎn)、內(nèi)部結(jié)構(gòu)及工作方式，通過(guò)其在圖像驅(qū)動(dòng)和處理方面的應(yīng)用，體現(xiàn)了EPXA10邏輯控制實(shí)現(xiàn)簡(jiǎn)單、對(duì)大量數(shù)據(jù)做簡(jiǎn)單處理速度快以及軟件編程靈活的特點(diǎn)。　　關(guān)鍵詞：ARM FPGA EPXA10 圖像驅(qū)動(dòng) 圖像處理　　隨著亞微米技術(shù)的發(fā)展，F(xiàn)PGA芯片密度不斷增加，并以強(qiáng)大的
關(guān)鍵字： ARM EPXA10 FPGA 圖像處理圖像驅(qū)動(dòng)

高速數(shù)字串行加法器及其應(yīng)用

高速數(shù)字串行加法器及其應(yīng)用深圳南山區(qū)科技園中興通訊IC開(kāi)發(fā)一部(518057)　鐘信潮上海盛立亞光網(wǎng)絡(luò)系統(tǒng)有限公司　薛小剛深圳南山區(qū)科技園中興通訊3G開(kāi)發(fā)(518057)　王誠(chéng) 　　摘　要：與傳統(tǒng)加法器相比，數(shù)字串行加法器具有工作頻率高、占用資源少、設(shè)計(jì)靈活等優(yōu)點(diǎn)。介紹了數(shù)字串行加法器的原理，說(shuō)明了該加法器在FPGA上的實(shí)現(xiàn)要點(diǎn)及其在匹配濾波器設(shè)計(jì)中的應(yīng)用。　　關(guān)鍵詞：加法器　位并行　數(shù)字串行　FPGA　匹配濾波器　　與傳統(tǒng)DSP相比，定制DSP具有速度更高、設(shè)計(jì)靈活、易于更改
關(guān)鍵字： FPGA 加法器匹配濾波器數(shù)字串行位并行

S2C成為T(mén)ensilica中國(guó)地區(qū)最新SoC原型合作伙伴

　　Tensilica宣布結(jié)盟S2C 公司共建SoC原型合作伙伴關(guān)系。 S2C已將Tensilica的Diamond Standard 108mini集成到TAI Logic Module基于FPGA的 ESL平臺(tái)中，并正在開(kāi)發(fā)針對(duì)Tensilica廣受歡迎的Diamond Standard 330HiFi音頻IP核的參考設(shè)計(jì)和演示平臺(tái)。　　S2C基于FPGA的ESL 解決方案能夠使設(shè)計(jì)工程師容易和安全地
關(guān)鍵字： S2C SoC原型 Tensilica 單片機(jī) 合作伙伴嵌入式系統(tǒng) 消費(fèi)電子中國(guó)地區(qū) SoC ASIC 消費(fèi)電子

利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能。基于實(shí)際客戶(hù)設(shè)計(jì)的基準(zhǔn)將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng)

利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP

具有嵌入式處理器的平臺(tái) FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個(gè)可編程邏輯設(shè)備中開(kāi)發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。隨著芯片性能的不斷增加，如何使設(shè)計(jì)方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開(kāi)發(fā)的關(guān)鍵活動(dòng)之一是開(kāi)發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應(yīng)用程序成功地初始化，并與連接到處理器的硬件資源進(jìn)行通信。典型的 BSP 組件包括引導(dǎo)代碼、設(shè)備驅(qū)動(dòng)程序代碼和
關(guān)鍵字： FPGA PowerPC 處理器的Virtex 單片機(jī) 嵌入式系統(tǒng)

基于SoC的AC97技術(shù)硬件設(shè)計(jì)(圖)

摘要：介紹一種在soc內(nèi)核仿真環(huán)境中設(shè)計(jì)ac97音頻控制器的方法，著重闡述了所設(shè)計(jì)的音頻控制器以及soc內(nèi)核仿真環(huán)境的結(jié)構(gòu)和原理。本音頻控制器邏輯功能正確，可以與內(nèi)核協(xié)調(diào)工作。關(guān)鍵詞：ac97音頻控制器；soc內(nèi)核仿真；現(xiàn)場(chǎng)可編程門(mén)陣列引言---符合audio codec97協(xié)議(簡(jiǎn)稱(chēng)ac97，是由intel公司提出的數(shù)字音頻處理協(xié)議)的音頻控制器不但廣泛應(yīng)用于個(gè)人電腦聲卡，并且為個(gè)人信息終端設(shè)備的soc(如intel的pxa250)提供音頻解決方案。本文設(shè)計(jì)的音頻控制器可為dsp內(nèi)核提供數(shù)字音頻
關(guān)鍵字： SoC ASIC

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡(jiǎn)化ASIC原型驗(yàn)證過(guò)程

　　Synplicity宣布其Certify® ASIC RTL 原型設(shè)計(jì)軟件增強(qiáng)了對(duì) Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個(gè) FPGA 進(jìn)行 ASIC 原型設(shè)計(jì)的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
關(guān)鍵字： ASIC原型驗(yàn)證 CERTIFY軟件 FPGA SYNPLICITY VIRTEX-5 XILINX 單片機(jī) 嵌入式系統(tǒng)

基于嵌入式技術(shù)的SoC是微電子科學(xué)發(fā)展的重要方向

21世紀(jì)，微電子科學(xué)與技術(shù)將是集成系統(tǒng)芯片(SoC)的時(shí)代，集成電路(IC)將發(fā)展為集成系統(tǒng)芯片。IC芯片是通過(guò)印刷電路板(PCB)等技術(shù)實(shí)現(xiàn)整機(jī)系統(tǒng)的。盡管IC的速度很高、功耗很小，但由于PCB板中IC芯片之間的連線(xiàn)延時(shí)、噪聲、PCB板可靠性以及重量等因素的限制，整機(jī)系統(tǒng)性能受到很大的限制。隨著系統(tǒng)向高速度、低功耗、低電壓和多媒體、網(wǎng)絡(luò)化、移動(dòng)化的發(fā)展，系統(tǒng)對(duì)電路的要求越來(lái)越高，傳統(tǒng)集成電路已無(wú)法滿(mǎn)足性能日益提高的整機(jī)系統(tǒng)的要求。隨著IC設(shè)計(jì)與制造技術(shù)水平的提高，集成電路規(guī)模越來(lái)越大，目前已可以在一個(gè)芯
關(guān)鍵字： 0701_A 單片機(jī) 嵌入式系統(tǒng) 雜志_關(guān)注焦點(diǎn) SoC ASIC

利用Virtex-5 FPGA實(shí)現(xiàn)更高性能的方法

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric?技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能。基于實(shí)際客戶(hù)設(shè)計(jì)的基準(zhǔn)將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 邏輯構(gòu)造嵌入式系統(tǒng)

可重構(gòu)計(jì)算技術(shù)將漸入民用領(lǐng)域

可重構(gòu)計(jì)算（Reconfigurable Computing）技術(shù)是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構(gòu)邏輯器件），根據(jù)應(yīng)用的需要重新構(gòu)造一個(gè)新的計(jì)算平臺(tái)，達(dá)到接近專(zhuān)用硬件設(shè)計(jì)的高性能。它避免了微處理器計(jì)算模式因?yàn)槿≈浮⒆g碼等步驟導(dǎo)致的性能損失，同時(shí)也消除了專(zhuān)用集成電路（ASIC）計(jì)算模式因?yàn)榍捌谠O(shè)計(jì)制造的復(fù)雜過(guò)程帶來(lái)的高代價(jià)和不可重用等缺陷。從某種意義上來(lái)說(shuō)，可重構(gòu)計(jì)算技術(shù)并不是什么新技術(shù)，
關(guān)鍵字： FPGA 可重構(gòu)計(jì)算嵌入式

FPGA實(shí)現(xiàn)的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀中的應(yīng)用

引言車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數(shù)則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實(shí)現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號(hào)，
關(guān)鍵字： FIR算法 FPGA 動(dòng)態(tài)稱(chēng)重儀汽車(chē)電子汽車(chē)電子

低功耗FPGA設(shè)計(jì)技術(shù)

一、前言　　　　隨著系統(tǒng)功率預(yù)算的不斷緊縮，迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言，電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用，電池壽命、熱耗散和小體積尺寸是主要的設(shè)計(jì)難點(diǎn)。選用智能器件，輔以正確的設(shè)計(jì)技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價(jià)。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細(xì)描述了器件的結(jié)構(gòu)特點(diǎn)與設(shè)計(jì)技巧。
關(guān)鍵字： FPGA 低功耗