fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

ADPCM語音編解碼電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

近年來，多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設(shè)備，由于MP3編碼算法非常復(fù)雜，目前，一部分MP3播放器的錄音功能主要基于ADPCM算法和DSP來實(shí)現(xiàn)。本文闡述了ADPCM語音編解碼VLSI芯片的設(shè)計(jì)方法以及利用FPGA的硬件實(shí)現(xiàn)。 ADPCM算法及其編解碼器原理 ADPCM（Adaptive Differential Pulse Code Modulation，自適應(yīng)差分脈沖編碼調(diào)制）綜合了APCM的自適應(yīng)特性和DPCM系統(tǒng)的差分特性，是一種性能較好的波形編碼。它
關(guān)鍵字： FPGA 消費(fèi)電子消費(fèi)電子

英飛凌推出高度集成的SoC解決方案

英飛凌科技公司發(fā)布了一個(gè)基于雙核架構(gòu)、包含多個(gè)集成式外設(shè)的高度集成的片上系統(tǒng)（SoC）解決方案家族。全新TwinPass家族主要面向家庭數(shù)字應(yīng)用，如存儲(chǔ)和多媒體應(yīng)用、基于VDSL和PON接入調(diào)制解調(diào)器的綜合接入設(shè)備（IAD）、基于IP的語音業(yè)務(wù)（VoIP）路由器、家用網(wǎng)關(guān)和外圍數(shù)據(jù)應(yīng)用（打印機(jī)服務(wù)器）等。TwinPass-VE直接在SoC中集成了一個(gè)VoIP引擎，可以為家庭用戶和小型企業(yè)用戶提供電信級(jí)語音業(yè)務(wù)。TwinPass-E則具備一顆面向新一代網(wǎng)關(guān)和路由器的高性能CPU，可支持更高帶寬的應(yīng)用，如IP
關(guān)鍵字：處理器單片機(jī) 嵌入式系統(tǒng) 通信通訊網(wǎng)關(guān) 網(wǎng)絡(luò) 無線英飛凌 SoC ASIC

基于FPGA的前向糾錯(cuò)算法

研究數(shù)字音頻無線傳輸中的前向糾錯(cuò)(FEC)算法的設(shè)計(jì)及實(shí)現(xiàn)，對(duì)前向糾錯(cuò)中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現(xiàn)場(chǎng)可編程門陣列(FPGA)和硬件描述語言的解決方案。
關(guān)鍵字： FPGA 前向糾錯(cuò) 算法

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

介紹XC2V1000型現(xiàn)場(chǎng)可編程門陣列(FPGA)的主要特性和FIR抽取濾波器的工作原理，重點(diǎn)闡述用XC2V1000實(shí)現(xiàn)FIR抽取濾波器的方法，并給出仿真波形和設(shè)計(jì)特點(diǎn)。
關(guān)鍵字： V1000 1000 FPGA FIR

2006年，SEED成為美國(guó)賽靈思(Xilinx)的合作伙伴

　　2006年，成為美國(guó)賽靈思(Xilinx)的合作伙伴，代理Xilinx FPGA的軟、硬件業(yè)務(wù)，積極推廣FPGA大學(xué)計(jì)劃。
關(guān)鍵字： SEED FPGA

基于FPGA的生物芯片掃描儀的位置檢測(cè)

詳細(xì)闡述了FPGA中辨向細(xì)分、可逆計(jì)數(shù)器，接口電路的設(shè)計(jì)實(shí)現(xiàn)，并給出了仿真波形。
關(guān)鍵字： FPGA 生物芯片位置檢測(cè)

降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)

目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。工程師們?cè)谠O(shè)計(jì)如路由器、交換機(jī)、基站及存...
關(guān)鍵字： FPGA 低功耗

Actel低功耗的FPGA系列靜態(tài)功耗僅為5µW

　　Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場(chǎng)可編程門陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競(jìng)爭(zhēng)產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(zhǎng)便攜式應(yīng)用的電池壽命達(dá)5倍，因而奠定了低功耗的新標(biāo)準(zhǔn)。　　　　由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競(jìng)爭(zhēng)激烈，設(shè)計(jì)人員必需不斷增加新的功能和復(fù)雜性，但卻不能耗用
關(guān)鍵字： Actel FPGA 單片機(jī) 靜態(tài)功耗嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線

XILINX宣布推出PLANAHEAD 8.2設(shè)計(jì)套件

進(jìn)一步擴(kuò)展 65-NM VIRTEX-5 FPGA性能優(yōu)勢(shì) 新版軟件可提高性能、加快設(shè)計(jì)收斂速度并提供了更好的信號(hào)完整性分析能力賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設(shè)計(jì)和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境（ISE͐
關(guān)鍵字： 65nm FPGA ISE PlanAhead Virtex-5 Xilinx 單片機(jī) 嵌入式系統(tǒng) 賽靈思通訊網(wǎng)絡(luò) 無線

基于FPGA的樂曲發(fā)生器設(shè)計(jì)

本設(shè)計(jì)在美國(guó)ALTERA公司MAX + plusⅡ的EDA軟件平臺(tái)上，使用層次化設(shè)計(jì)方法，實(shí)現(xiàn)了樂曲發(fā)生器的設(shè)計(jì)。
關(guān)鍵字： FPGA 發(fā)生器

基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種使用FPGA 實(shí)現(xiàn)誤碼率測(cè)試的設(shè)計(jì)及實(shí)現(xiàn)方法。
關(guān)鍵字： FPGA 誤碼率測(cè)試儀的設(shè)計(jì)

SoC降低ZigBee節(jié)點(diǎn)成本(05-100)

引言據(jù)預(yù)測(cè)，嵌入式無線監(jiān)控網(wǎng)絡(luò)的市場(chǎng)將會(huì)有突破性的增長(zhǎng)。其典型的應(yīng)用領(lǐng)域?yàn)樯套〖白≌ㄖ詣?dòng)化，工業(yè)監(jiān)控，資產(chǎn)追蹤，環(huán)境監(jiān)控以及其他控制及傳感器應(yīng)用。ZigBee就是符合以上系統(tǒng)的無線網(wǎng)絡(luò)標(biāo)準(zhǔn)。對(duì)于ZigBee的市場(chǎng)，SoC(系統(tǒng)芯片)解決方案將變得越來越重要。因?yàn)镾oC可以大大節(jié)省ZigBee節(jié)點(diǎn)的成本。功耗及單元成本的降低是目前短距離無線通信RF-IC開發(fā)的主要原動(dòng)力。采用具有高性價(jià)比的亞微級(jí)CMOS技術(shù)和高集成度的發(fā)射接收結(jié)構(gòu)是實(shí)現(xiàn)以上要求的關(guān)鍵因素。而且，基于CMOS的技術(shù)可以更好的發(fā)展無線通
關(guān)鍵字： Chipcon SoC ASIC

賽普拉斯推出PSoC Express™ 設(shè)計(jì)工具

最新版設(shè)計(jì)工具包括第三方開發(fā)的60多款新型驅(qū)動(dòng)器日前，賽普拉斯半導(dǎo)體公司（Cypress Semiconductor Corporation）宣布推出針對(duì)PSoC®（可編程片上系統(tǒng)）混合信號(hào)陣列的創(chuàng)新型開發(fā)工具——PSoC Express™2.1版，該開發(fā)工具能夠顯著簡(jiǎn)化嵌入式系統(tǒng)的設(shè)計(jì)工作，進(jìn)而提高設(shè)計(jì)效率。新版工具包括使軟件開發(fā)人員能夠編寫特定功能模塊的由第三方提供的多種開發(fā)功能。此外，該工具還增加了眾多新型設(shè)備驅(qū)動(dòng)器，這樣設(shè)計(jì)人員能
關(guān)鍵字：工業(yè)控制通訊網(wǎng)絡(luò) 無線 SoC ASIC 工業(yè)控制

賽普拉斯推出增強(qiáng)版PSoC Express設(shè)計(jì)工具

日前，賽普拉斯半導(dǎo)體公司（Cypress Semiconductor Corporation）宣布推出針對(duì)PSoC®（可編程片上系統(tǒng)）混合信號(hào)陣列的創(chuàng)新型開發(fā)工具——PSoC Express™2.1版，該開發(fā)工具能夠顯著簡(jiǎn)化嵌入式系統(tǒng)的設(shè)計(jì)工作，進(jìn)而提高設(shè)計(jì)效率。新版工具包括使軟件開發(fā)人員能夠編寫特定功能模塊的由第三方提供的多種開發(fā)功能。此外，該工具還增加了眾多新型設(shè)備驅(qū)動(dòng)器，這樣設(shè)計(jì)人員能夠選擇所需驅(qū)動(dòng)器并在PSoC器件中輕松自如地設(shè)置諸如7段顯示器、熱電偶、加速計(jì)、I2C遠(yuǎn)程監(jiān)控設(shè)
關(guān)鍵字： Cypress SoC ASIC

魚與熊掌：SoC，還是SiP?

摘要：本文分析了SoC和SiP的各自特點(diǎn)，指出SiP是一種充滿前途的芯片形式，但是缺乏標(biāo)準(zhǔn)和設(shè)計(jì)工具將制約SiP的成長(zhǎng)。關(guān)鍵詞： SoC；SiP；裸晶(die) 系統(tǒng)級(jí)電路集成在1990年代初由系統(tǒng)芯片(SoC)獨(dú)領(lǐng)風(fēng)騷，但不到十年系統(tǒng)級(jí)封裝(SiP)即異軍突起，各自擁有相當(dāng)數(shù)量的用戶，形成了兩大類別各有特點(diǎn)的系統(tǒng)集成技術(shù)。根據(jù) Gartner 公司的市場(chǎng)調(diào)查，目前在IC系統(tǒng)市
關(guān)鍵字： 0608_A 消費(fèi)電子雜志_技術(shù)長(zhǎng)廊 SoC ASIC 消費(fèi)電子