基于DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計(jì)

電視觀瞄系統(tǒng)以FPGA為處理核心，實(shí)現(xiàn)紅外數(shù)字視頻信號的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲

引言

許多光學(xué)觀瞄系統(tǒng)都增加了電視、紅外輔助(周視)觀瞄系統(tǒng)，稱之為光電觀瞄系統(tǒng)。在該系統(tǒng)中，需要用電視或紅外成像來精確瞄準(zhǔn)目標(biāo)，但光電系統(tǒng)所在的平臺總是處于運(yùn)動(dòng)狀態(tài)，成像器件產(chǎn)生的圖像也就隨之運(yùn)動(dòng)，通過CCD成像器件或紅外成像器件得到的圖像不能保證觀瞄精度。因此，克服平臺運(yùn)動(dòng)造成的成圖像旋轉(zhuǎn)是解決觀瞄精度的關(guān)鍵技術(shù)之一。目前的常用方法是機(jī)械消像旋，很多要求較高的光學(xué)系統(tǒng)仍然采用該方案，隨DSP及FPGA的廣泛應(yīng)用，電子消像旋也應(yīng)用到了光學(xué)觀瞄系統(tǒng)上。

這兩種方案各有優(yōu)缺點(diǎn)：機(jī)械消像旋可以保證視場不受影響，觀瞄精度由成像器件和光學(xué)系統(tǒng)決定，缺點(diǎn)是需要一套精密的機(jī)械控制系統(tǒng)，對小型化的光學(xué)觀瞄系統(tǒng)而言，有時(shí)很難滿足該機(jī)械裝置對空間的需求；電子消像旋克服了對精密機(jī)械裝置的要求，可以把處理模塊安裝在系統(tǒng)的電子箱中，實(shí)時(shí)性好，無機(jī)械延遲，缺點(diǎn)是會損失邊緣部分的視場、觀瞄精度不僅受光學(xué)系統(tǒng)及成像器件的影響，而且與旋轉(zhuǎn)算法、插值算法及插值精度有關(guān)。盡管如此，電子消像旋平臺為使用圖像處理技術(shù)和數(shù)字信號處理技術(shù)提供了充分的條件，隨著微電子技術(shù)的迅猛發(fā)展，設(shè)計(jì)優(yōu)秀的光電觀瞄系統(tǒng)不僅能夠滿足系統(tǒng)對精度的要求，還能夠利用圖像處理技術(shù)大大改善觀瞄的視覺效果，同時(shí)可以完成許多數(shù)字信號處理方面的工作，如：目標(biāo)識別跟蹤、遠(yuǎn)程通信、信息管理等重要的功能。

本文介紹的電子消像旋系統(tǒng)采用Altera公司的StratixII系列FPGA芯片和ADI公司的ADSP2183為核心，可以滿足系統(tǒng)對功能、實(shí)時(shí)性及精度的要求。

系統(tǒng)原理與基本結(jié)構(gòu)

電視觀瞄系統(tǒng)組成框圖如圖1所示。系統(tǒng)由紅外熱像儀、主圖像處理板、DC/DC與差分轉(zhuǎn)換板、總線母板、控制接口板、顯示屏等部分組成。

圖1 電視觀瞄系統(tǒng)組成框圖

首先，紅外熱像儀生成觀瞄場景的數(shù)字視頻圖像數(shù)據(jù)，以LVDS信號傳送到系統(tǒng)總線。這里采用LVDS視頻信號，主要是考慮本電視觀瞄系統(tǒng)要求在非?？量痰奈锢憝h(huán)境下工作，而LVDS方式具有良好的抗電磁干擾(EMI)能力，能夠很好地保證視頻信號在較長距離條件下的傳輸質(zhì)量。該消旋處理模塊共包含四個(gè)功能單元：(1)DC/DC轉(zhuǎn)換、LVDS與LVTTL相互轉(zhuǎn)換單元；(2)系統(tǒng)控制接口單元；(3)圖像處理單元；(4)其他單元。功能單元(1)完成系統(tǒng)電源及LVDS數(shù)字差分視頻到LVTTL數(shù)字視頻的轉(zhuǎn)換；系統(tǒng)控制單元(2)包含兩路串行接口和數(shù)據(jù)交換郵箱，完成信息交換；功能單元(3)是系統(tǒng)的核心部分，它實(shí)現(xiàn)對圖像的處理及保證精度的要求；單元(4)主要是系統(tǒng)電磁兼容性方面的設(shè)計(jì)及數(shù)據(jù)存儲單元。

圖像處理模塊完成對數(shù)字視頻信號的流水處理，全部工作流程在DSP的控制下用FPGA器件實(shí)現(xiàn)視場中心的校正、旋轉(zhuǎn)、精度的計(jì)算、實(shí)時(shí)圖像插值等，最后,經(jīng)過消像旋處理的數(shù)字視頻流，再由DC/DC與差分轉(zhuǎn)換模塊中的LVDS Driver部分傳送給終端顯示。其中，紅外熱像儀控制電路設(shè)置兩路RS422串行通信口，通過串行口與熱像儀和圖像處理板交換數(shù)據(jù)信息。數(shù)據(jù)交換由熱像儀控制電路發(fā)起，每100ms通過RS422串行通信口1向熱像儀發(fā)送一次控制指令，直到收到熱像儀的接收響應(yīng)回碼。紅外熱像儀控制電路板收到熱像儀的接收回碼后將該回碼通過RS422串行通信口2轉(zhuǎn)發(fā)給圖像處理板。按照這些控制命令的內(nèi)容，圖像處理板便根據(jù)這些命令完成字符疊加，供觀瞄顯示屏上顯示。

系統(tǒng)設(shè)計(jì)

在數(shù)字信號處理技術(shù)中，DSP＋FPGA是目前比較通用的方式。通用DSP對系統(tǒng)進(jìn)行管理，并協(xié)同功能強(qiáng)大的FPGA完成圖像算法，實(shí)現(xiàn)設(shè)計(jì)功能要求。

消像旋是一種常用的的數(shù)字圖像處理技術(shù)，傳統(tǒng)的消像旋都是在二維平面中進(jìn)行的，由于旋轉(zhuǎn)后圖像像素點(diǎn)坐標(biāo)不再是整數(shù)，故旋轉(zhuǎn)后必須對像素點(diǎn)灰度進(jìn)行二維插值運(yùn)算，由于其運(yùn)算過程復(fù)雜，運(yùn)算量也大，尤其是當(dāng)對旋轉(zhuǎn)后的圖像質(zhì)量要求較高時(shí)，需要采用高階數(shù)的插值運(yùn)算，如3階、4階等，則運(yùn)算量更大。因此單純采用軟件實(shí)現(xiàn)，其運(yùn)算時(shí)間過長，實(shí)時(shí)性差，無法滿足高速圖像旋轉(zhuǎn)的要求，更不用說在視頻條件下使用。

● 觀瞄顯示界面設(shè)計(jì)

觀瞄顯示界面如圖2所示。通過圖文混合技術(shù)，可以在顯示界面上很方便地產(chǎn)生電子分劃，形式靈活可變且精度高，可以容易實(shí)現(xiàn)不改動(dòng)光學(xué)系統(tǒng)而完成零位校準(zhǔn)、對比度亮度調(diào)整、動(dòng)態(tài)變形消隱等任務(wù)。觀瞄區(qū)域是一個(gè)圓形，圓形以外至屏幕邊緣則是固定灰度的背景，用于疊加圖文信息。屏幕左上是命令菜單，顯示當(dāng)前執(zhí)行的命令，右上是控制參數(shù)，具體顯示控制字符。在屏幕左下，是系統(tǒng)的狀態(tài)信息，右下則是調(diào)試命令，平時(shí)不顯示，只在系統(tǒng)進(jìn)入自身調(diào)試狀態(tài)時(shí)才顯示。

圖2 觀瞄顯示界面

● FPGA設(shè)計(jì)

系統(tǒng)中，F(xiàn)PGA主要完成對視頻圖像的旋轉(zhuǎn)算法實(shí)現(xiàn)、圖文混合、邏輯控制和部分I/O操作等工作。正是基于這樣的考慮，選用了Altera公司的StratixII系列中的EP2S30F484I4芯片。StratixII FPGA放棄了傳統(tǒng)的查找表(LUT)結(jié)構(gòu)，使用一種創(chuàng)新的自適應(yīng)邏輯模塊(ALM)作為FPGA的基本結(jié)構(gòu)單元。與第一代Stratix相比，StratixII FPGA的邏輯密度是前者的2倍，速度也快了50%。EP2S30F484I4有13552個(gè)自適應(yīng)邏輯模塊(ALM)，33 880等效邏輯單元(LE)，片上RAM為1369728bit，還有12個(gè)鎖相環(huán)(PLL)。

FPGA控制單元是在QuartusII 5.0環(huán)境下開發(fā)的，消像旋處理是軟件設(shè)計(jì)的關(guān)鍵。數(shù)字視頻由紅外熱像儀輸出，格式為差分輸出。包括如下信號：V_CLK(14.5MHz)，V_LE(行有效)、V_FE(場有效)、V_EOF(奇偶場標(biāo)志)、V_SYN(復(fù)合同步)、V_D[7..0](8bit數(shù)據(jù))。該數(shù)字視頻經(jīng)過消像旋處理后仍按原格式輸出。圖像分辨率為（768