fpga-to-asic 文章進(jìn)入fpga-to-asic技術(shù)社區(qū)

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過(guò)監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問(wèn)題　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計(jì)算機(jī)通過(guò)下載電纜配置、用專(zhuān)用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲(chǔ)器
關(guān)鍵字： FPGA SRAM 單片機(jī) 加密嵌入式系統(tǒng) 存儲(chǔ)器

賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA

通過(guò)PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn)測(cè)試單片機(jī) 嵌入式系統(tǒng) 賽靈思VIRTEX-5

基于S3C44B0X的嵌入式Socket通信設(shè)計(jì)

隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展，嵌入式系統(tǒng)已經(jīng)廣泛滲透到科學(xué)研究、工程設(shè)計(jì)、國(guó)防軍事、自動(dòng)化控制領(lǐng)域以及人們?nèi)粘Ｉ畹姆椒矫婷?。由嵌入式微控制器組成的系統(tǒng)其最明顯的優(yōu)勢(shì)就是可以嵌入到任何微型或小型儀器和設(shè)備中。嵌入式系統(tǒng)是指將應(yīng)用程序、操作系統(tǒng)與計(jì)算機(jī)硬件集成在一起的系統(tǒng)。它以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)，而且軟硬件可以裁剪，因而是能滿(mǎn)足應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積和功耗的嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)１。嵌入式系統(tǒng)與通信、網(wǎng)絡(luò)技術(shù)的結(jié)合可以極大地增強(qiáng)網(wǎng)絡(luò)的智能化與靈活性，拓展通信功能，從而實(shí)現(xiàn)各種
關(guān)鍵字： S3C44B0X Socket 單片機(jī) 嵌入式系統(tǒng) 通信 SoC ASIC

多核SoC的嵌入式軟件開(kāi)發(fā)

與幾年前相比，生產(chǎn)嵌入式應(yīng)用產(chǎn)品的OEM感受到了越來(lái)越大的市場(chǎng)壓力，產(chǎn)品的新功能和新特性、業(yè)界新標(biāo)準(zhǔn)、市場(chǎng)供求、用戶(hù)對(duì)低功耗甚至零功耗的不斷追求，以及產(chǎn)品成本等越來(lái)越多的因素都會(huì)對(duì)典型嵌入式設(shè)計(jì)產(chǎn)生影響，這使得目前市場(chǎng)上的各種應(yīng)用產(chǎn)品，從純粹的消費(fèi)電子（如蜂窩電話(huà)、MP3播放器、數(shù)碼相機(jī)）到基礎(chǔ)設(shè)備（基站、電話(huà)系統(tǒng)、WAN交換機(jī)等），都產(chǎn)生了變化，這些變化促使研發(fā)人員開(kāi)發(fā)更加完善和復(fù)雜的軟件，并在高端產(chǎn)品上使用大量的FPGA。這些變化同時(shí)也將設(shè)計(jì)者推向了ASIC/SOC與非傳統(tǒng)硬件模型——多核設(shè)計(jì)。
關(guān)鍵字： DSP SoC 單片機(jī) 嵌入式系統(tǒng) SoC ASIC

賽靈思最新版ISE大幅縮短FPGA設(shè)計(jì)周期

賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專(zhuān)門(mén)為滿(mǎn)足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思

以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長(zhǎng)，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來(lái)研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開(kāi)銷(xiāo)少、實(shí)現(xiàn)簡(jiǎn)單，具有自動(dòng)保護(hù)切換功能；POA的復(fù)接過(guò)程比較復(fù)雜，可以通過(guò)高系統(tǒng)開(kāi)銷(xiāo)提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場(chǎng)看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路通訊網(wǎng)絡(luò) 無(wú)線(xiàn)

FPGA:來(lái)日方長(zhǎng)顯身手--專(zhuān)訪(fǎng)Altera總裁兼CEO John Daane

Altera是一個(gè)團(tuán)結(jié)緊密的團(tuán)體，每一個(gè)成員都有共同的堅(jiān)定的信念和為此信念?yuàn)^斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專(zhuān)家?？磥?lái)他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來(lái)了。如果現(xiàn)在讓我歷
關(guān)鍵字： FPGA

DVB-C解交織器的FPGA實(shí)現(xiàn)

卷積交織和解交織原理簡(jiǎn)介在DVB-C系統(tǒng)當(dāng)中，實(shí)際信道中的突發(fā)錯(cuò)誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計(jì)上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯(cuò)誤時(shí)，這種錯(cuò)誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來(lái)解決這種問(wèn)題。它以一定規(guī)律擾亂源符號(hào)數(shù)據(jù)的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號(hào)數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構(gòu)成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)

賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA

通過(guò)PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過(guò)所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶(hù)可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 賽靈思公司宣布其Virtex™-5 LXT FPGA通過(guò)了最新的PCI Express端點(diǎn) v1.1
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn) VIRTEX-5 測(cè)試單片機(jī) 嵌入式系統(tǒng) 賽靈思測(cè)試測(cè)量

基于FPGA的圖像預(yù)處理系統(tǒng)

本文介紹的是利用FPGA并行處理和計(jì)算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。
關(guān)鍵字： FPGA 圖像預(yù)處理系統(tǒng)

FPGA迎來(lái)65nm時(shí)代

11月13日，Altera公司正式發(fā)布了業(yè)界期盼以久的65nm FPGA—Stratix III 。與此同時(shí)Xilinx又更進(jìn)一步，在同一時(shí)間推出了65nm的Virtex-5 LXT系列，這也是時(shí)隔半年之后Xilinx推出的第二款65nm 產(chǎn)品。由此，F(xiàn)PGA進(jìn)入了65nm時(shí)代，Altera 與Xilinx也將展開(kāi)新的技術(shù)對(duì)壘。 Altera: Stratix III FPGA怎樣在獲得高性能的同時(shí)保持低功耗是65nm領(lǐng)域的最大難題，Altera的解決辦法是針對(duì)設(shè)計(jì)中需要的地方提高性能，而把其他地方的功
關(guān)鍵字： 0612_A FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_業(yè)界風(fēng)云

賽普拉斯推出五款新型PSoC開(kāi)發(fā)和評(píng)估套件

Cypress宣布面向其發(fā)展迅速的PSoC®混合信號(hào)產(chǎn)品線(xiàn)推出五款新型開(kāi)發(fā)和評(píng)估套件。這些套件為設(shè)計(jì)人員提供了易用型工具，可快速而高效地完成各種應(yīng)用的PSoC設(shè)計(jì)。
關(guān)鍵字： PSoC 測(cè)量測(cè)試單片機(jī) 開(kāi)發(fā) 評(píng)估套件嵌入式系統(tǒng) 賽普拉斯 SoC ASIC

經(jīng)典ASIC講義

點(diǎn)擊此處下載
關(guān)鍵字： ASIC 講義

美國(guó)賽靈思（Xilinx）公司 & 合眾達(dá)公司在清華大學(xué)成功舉辦FPGA技術(shù)研討會(huì)

由美國(guó)賽靈思（Xilinx）公司組織、北京合眾達(dá)電子與清華大學(xué)電工電子中心共同舉辦的FPGA免費(fèi)教授研討會(huì)于12月16日、17日在清華大學(xué)電工電子實(shí)驗(yàn)室成功舉辦。來(lái)自清華大學(xué)、北京大學(xué)、北京理工大學(xué)、北京科技大學(xué)、北京郵電大學(xué)、北方工業(yè)大學(xué)、山東大學(xué)等多所高校近100位教師及學(xué)生代表參加。 Xilinx中國(guó)區(qū)大學(xué)計(jì)劃經(jīng)理謝凱年博士作了精彩演講，著重介紹了Xilinx公司發(fā)展歷史、國(guó)外知名高?；赬ilinx FPGA教學(xué)情況以及中國(guó)區(qū)大學(xué)計(jì)劃情況與宏偉藍(lán)圖，在座學(xué)員對(duì)
關(guān)鍵字： FPGA Xilinx 合眾達(dá) 清華大學(xué)

人臉檢測(cè)系統(tǒng)的SoPC設(shè)計(jì)

摘要：本文采用Nios Ⅱ軟核處理器在FPGA上設(shè)計(jì)了一種人臉檢測(cè)系統(tǒng)，對(duì)該系統(tǒng)的功能、結(jié)構(gòu)和實(shí)現(xiàn)作了較詳細(xì)的闡述。設(shè)計(jì)結(jié)果表明，該系統(tǒng)體積小，數(shù)據(jù)處理速度快，保證了很好的實(shí)時(shí)性。關(guān)鍵詞：人臉檢測(cè)；FPGA；軟核處理器；片上系統(tǒng) 引言人臉檢測(cè)跟蹤是計(jì)算機(jī)視覺(jué)中十分重要的研究領(lǐng)域，正受到越來(lái)越多的關(guān)注。傳統(tǒng)基于PC平臺(tái)的人臉檢測(cè)跟蹤系統(tǒng)體積大，不能滿(mǎn)足便攜的要求，更不適合露天使用；而采用通用的DSP芯片組成的系統(tǒng)，外圍電路較復(fù)雜，設(shè)計(jì)與調(diào)試都需要較長(zhǎng)的時(shí)間，且系統(tǒng)的可擴(kuò)展性和移植性不好。利
關(guān)鍵字： FPGA 測(cè)量測(cè)試片上系統(tǒng) 人臉檢測(cè) 軟核處理器