EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
零基礎(chǔ)學(xué)FPGA(六)今天講習(xí)題

- 習(xí)題呢,來(lái)自夏雨聞老師的那本教材,就挑幾個(gè)感覺(jué)自己做著有點(diǎn)難度的寫(xiě)寫(xiě)吧 ? 這個(gè)題呢剛開(kāi)始我是沒(méi)看明白,記得書(shū)上只講了我們習(xí)慣上的用法,這種用法我是沒(méi)見(jiàn)過(guò),問(wèn)了下別人才知道,Verilog中一般是左高右低。第一個(gè)沒(méi)問(wèn)題,第二個(gè),input [0:2] IP,習(xí)慣上我們這樣寫(xiě) input [2:0] IP,這里兩個(gè)是等價(jià)的,即表示第0 .1 .2 三位。第三個(gè),wire [16:23] A,也是,左高右低,表示第16.17.....22. 23位,左高右低就這樣記就好了。
- 關(guān)鍵字: FPGA 夏雨聞 寄存器
基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

- Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線(xiàn)的標(biāo)準(zhǔn)外設(shè)集合。MicroBlaze處理器運(yùn)行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計(jì)針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場(chǎng)的復(fù)雜嵌入式系統(tǒng)。 1 MicroBlaze的體系結(jié)構(gòu) MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核,和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
- 關(guān)鍵字: MicroBlaze Xilinx FPGA
基于MicroBlaze嵌入式Web服務(wù)器設(shè)計(jì)

- 1 引言 由于Internet技術(shù)的滲透,嵌入式系統(tǒng)正變得越來(lái)越智能化并具有越來(lái)越多的網(wǎng)絡(luò)友好特性。Web技術(shù)的飛速發(fā)展,給嵌入式系統(tǒng)進(jìn)入Internet提供絕佳的途徑。在現(xiàn)場(chǎng)儀表和企業(yè)設(shè)備層應(yīng)用嵌入式技術(shù)是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢(shì)。與現(xiàn)場(chǎng)總線(xiàn)技術(shù)相比,嵌入式技術(shù)不僅為開(kāi)發(fā)者提供了大量的工具和函數(shù)庫(kù),而且減少了傳統(tǒng)的客戶(hù)端,減少了二次開(kāi)發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結(jié)合起來(lái),使得整個(gè)工控網(wǎng)絡(luò)易于和Internet實(shí)現(xiàn)無(wú)縫連接;現(xiàn)在多數(shù)企業(yè)控制網(wǎng)絡(luò)是通過(guò)專(zhuān)用線(xiàn)路進(jìn)行數(shù)據(jù)通信,其通信
- 關(guān)鍵字: MicroBlaze Xilinx FPGA
基于MicroBlaze軟核的液晶驅(qū)動(dòng)程序設(shè)計(jì)

- 1 MicroBlaze的體系結(jié)構(gòu) MicroBlaze采用功能強(qiáng)大的32位流水線(xiàn)結(jié)構(gòu),包含32個(gè)32位通用寄存器和1個(gè)可選的32位移位器,時(shí)鐘頻率可達(dá)150 MHz;在Virrex一4 FPGA上運(yùn)行速率高達(dá)120 DMIPS,僅占用Virtex—II Pro FPGA中的950個(gè)邏輯單元。MicroBlaze軟核的結(jié)構(gòu)框圖如圖1所示。它具有以下基本特征: ?、?2個(gè)32位通用寄存器和2個(gè)專(zhuān)用寄存器(程序計(jì)數(shù)器和狀態(tài)標(biāo)志寄存器)。 ?、?2位指令系統(tǒng),支持3個(gè)操作數(shù)和2種尋
- 關(guān)鍵字: MicroBlaze GPIO FPGA
Microblaze在RFID閱讀器的軟硬件設(shè)計(jì)中的應(yīng)用

- 引 言 RFID 技術(shù)是從 20 世紀(jì) 80 年代走向成熟的一項(xiàng)自動(dòng)識(shí)別技術(shù),近年來(lái)發(fā)展十分迅速。 目前,在全世界,基于 RFID 技術(shù)的電子標(biāo)簽,使用已經(jīng) 非常廣泛了,這主要取決于它的特性,RFID 標(biāo)簽可以使用在幾乎所有的物理對(duì)象上。RFID 技術(shù)在 工業(yè)自動(dòng)化,物體跟蹤,交通運(yùn)輸控制管理,防偽校園卡,電子錢(qián)包,行李標(biāo)簽,收費(fèi)系統(tǒng),醫(yī)用裝 置,電子物品的監(jiān)控和軍事用途等方面已經(jīng)得到了廣泛的應(yīng)用。例如第二代居民身份證,使用基于 ISO/IEC4443-B 標(biāo)準(zhǔn)的 13.56 MHz 電子標(biāo)簽,
- 關(guān)鍵字: Microblaze RFID閱讀器 FPGA FIFO
DSP編程技巧之34---答疑解惑哪家強(qiáng)之(9)
- 答疑解惑哪家強(qiáng)?當(dāng)屬我們EEPW最強(qiáng)。。。接下來(lái)繼續(xù)我們的答疑解惑系列。 58. 為什么一個(gè)看起來(lái)很簡(jiǎn)單的程序,鏈接的時(shí)候卻要花費(fèi)很長(zhǎng)的時(shí)間? 導(dǎo)致這種現(xiàn)象的最主要的原因是類(lèi)型合并(type merging)。那什么是類(lèi)型合并呢?舉個(gè)簡(jiǎn)單的例子,在頭文件types.h中定義了結(jié)構(gòu)sss,且所有的.c中中都引用了這個(gè)types.h。因此在編譯之后,描述sss的調(diào)試類(lèi)型信息被包含到每個(gè)目標(biāo)文件之中(除非使用了--symdebug:none來(lái)禁用調(diào)試信息),因此在鏈接的時(shí)候,鏈接器會(huì)發(fā)現(xiàn)有很多個(gè)
- 關(guān)鍵字: DSP 編程
基于SOPC的通用型JTAG調(diào)試器的設(shè)計(jì)

- SOPC技術(shù)的發(fā)展,給仿真器指出了新的發(fā)展方向。所謂SOPC技術(shù),就是指用可編程技術(shù)將整個(gè)系統(tǒng)放在一塊硅片上。在傳統(tǒng)設(shè)計(jì)中電路級(jí)相互獨(dú)立的各個(gè)系統(tǒng)被集成到一塊FPGA芯片中。 SOPC的可重用性是一種先進(jìn)的設(shè)計(jì)思想。為了降低用戶(hù)的負(fù)擔(dān),避免重復(fù)勞動(dòng),將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊,比如SDRAM控制器等,設(shè)計(jì)成可修改參數(shù)的模塊,用戶(hù)在設(shè)計(jì)系統(tǒng)時(shí)可以直接調(diào)用這些模塊。這些特定的功能模塊被稱(chēng)為IPcore(知識(shí)產(chǎn)權(quán)核)。由于IPcore通常是很成熟的,因此降低了開(kāi)發(fā)風(fēng)險(xiǎn)。 本文利用
- 關(guān)鍵字: SOPC JTAG FPGA
基于Flash和JTAG接口的FPGA多配置系統(tǒng)

- 引言 針對(duì)需要切換多個(gè)FPGA配置碼流的場(chǎng)合, Xilinx公司提出了一種名為System ACE的解決方案,它利用CF(Compact Flash)存儲(chǔ)卡來(lái)替代配置用PROM,用專(zhuān)門(mén)的ACE控制芯片完成CF卡的讀寫(xiě),上位機(jī)軟件生成專(zhuān)用的ACE文件并下載到CF存儲(chǔ)卡中,上電后通過(guò)ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換[1]。 System ACE的解決方案需要購(gòu)買(mǎi)CF存儲(chǔ)卡和專(zhuān)用的ACE控制芯片,增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間,而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換,在面對(duì)更多個(gè)配置
- 關(guān)鍵字: Flash JTAG FPGA
【從零開(kāi)始走進(jìn)FPGA】前言:哪些人適合做FPGA開(kāi)發(fā)?

- “FPGA目前非?;穑鱾€(gè)高校也開(kāi)了FPGA的課程,但是FPGA并不是每個(gè)人都適合,F(xiàn)PGA講究的是一個(gè)入道,入什么道,入電子設(shè)計(jì)的道,就是說(shuō),這個(gè)過(guò)程,你得從電子設(shè)計(jì)開(kāi)始,然后再學(xué)FPGA,而不是先從VHDL/Verilog開(kāi)始,直接跳過(guò)數(shù)電模電。這一點(diǎn)非常重要,這涉及到你以后的發(fā)展高度的問(wèn)題。我是過(guò)來(lái)人,我深刻體會(huì)到FPGA與數(shù)電模電的基礎(chǔ)的深層次聯(lián)系。對(duì)于本科生而言,你可以把FPGA當(dāng)作業(yè)余興趣,但不要把它當(dāng)成今后的飯碗,你可以保持這個(gè)興趣直到研究生讀完。從我招聘的情況來(lái)看,做FPG
- 關(guān)鍵字: FPGA Verilog SRAM
奧迪在量產(chǎn)車(chē)中選用Altera SoC FPGA,實(shí)現(xiàn)“導(dǎo)航駕駛”功能

- Altera公司今天宣布,奧迪的高級(jí)輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA),實(shí)現(xiàn)量產(chǎn)。奧迪是自動(dòng)駕駛汽車(chē)技術(shù)的領(lǐng)先者,奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開(kāi)發(fā)合作伙伴,他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能,突出奧迪在導(dǎo)航駕駛和駐車(chē)方面的優(yōu)勢(shì),而這些是專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)解決方案無(wú)法實(shí)現(xiàn)的。 Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
- 關(guān)鍵字: Altera SoC FPGA
基于FPGA的FIR濾波器的誤差分析
- 數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分之一,已廣泛應(yīng)用于信號(hào)分離、恢復(fù)、整形等重要場(chǎng)合。在工程實(shí)踐中,往往要求對(duì)信號(hào)處理要有實(shí)時(shí)性和靈活性,而基于FPGA的FIR濾波器因其嚴(yán)格的線(xiàn)性相位和簡(jiǎn)單的設(shè)計(jì)步驟而應(yīng)用廣泛。本文不僅對(duì)基于FPGA設(shè)計(jì)的FIR濾波器進(jìn)行了簡(jiǎn)單的誤差分析,包括絕對(duì)誤差與相對(duì)誤差分析;而且還做出了該濾波器的頻譜,通過(guò)與MATLAB中仿真出的頻譜進(jìn)行比較分析,驗(yàn)證了該濾波器在工程應(yīng)用中是適應(yīng)的,滿(mǎn)足了設(shè)計(jì)的要求。 基于FPGA的FIR濾波器的誤差分析.pdf
- 關(guān)鍵字: FPGA FIR濾波器
用DSP實(shí)現(xiàn)FIR數(shù)字濾波器

- FIR濾波器具有幅度特性可隨意設(shè)計(jì)、線(xiàn)性相位特性可嚴(yán)格精確保證等優(yōu)點(diǎn),因此在要求相位線(xiàn)性信道的現(xiàn)代電子系統(tǒng),如圖像處理、數(shù)據(jù)傳輸?shù)炔ㄐ蝹鬟f系統(tǒng)中,具有很大吸引力。本文簡(jiǎn)單介紹了其線(xiàn)性相位條件和設(shè)計(jì)方法,并且提供了一種用DSP實(shí)現(xiàn)的方法。 一、 引 言 在許多信息處理過(guò)程中,如對(duì)信號(hào)的過(guò)濾、檢測(cè)、預(yù)測(cè)等,都要廣泛地用到濾波器,而數(shù)字濾波器則因其設(shè)計(jì)靈活、實(shí)現(xiàn)方便等特點(diǎn)而廣為接受。 所謂數(shù)字濾波器就是具有某種選擇性的器件、網(wǎng)絡(luò)或以計(jì)算機(jī)硬件支持的計(jì)算程序。其功能本質(zhì)是按事先設(shè)計(jì)好的程序,
- 關(guān)鍵字: DSP FIR 數(shù)字濾波器
Matlab輔助DSP設(shè)計(jì)FIR數(shù)字濾波器

- l 引 言 隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,數(shù)字信號(hào)處理技術(shù)在眾多領(lǐng)域得到廣泛應(yīng)用。數(shù)字濾波器由于其精度高、穩(wěn)定性好、使用靈活等優(yōu)點(diǎn),廣泛應(yīng)用在各種數(shù)字信號(hào)處理領(lǐng)域。數(shù)字濾波器根據(jù)沖擊響應(yīng)函數(shù)的時(shí)域特性,可以分為FIR(有限長(zhǎng)沖擊響應(yīng)濾波器)和IIR(無(wú)限長(zhǎng)沖擊響應(yīng)濾波器)。FIR濾波器與IIR濾波器相比,具有嚴(yán)格的線(xiàn)性相位,幅度特性可任意等優(yōu)點(diǎn)。而且,F(xiàn)IR濾波器的單位抽樣響應(yīng)是有限長(zhǎng)的,故一定是穩(wěn)定的,他又可以用快速傅里葉變換(FFT)算法來(lái)實(shí)現(xiàn)過(guò)濾信號(hào),可大大提高運(yùn)算效率。 Ma
- 關(guān)鍵字: Matlab DSP FIR 數(shù)字濾波器
基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

- 實(shí)現(xiàn)數(shù)字化是控制系統(tǒng)的重要發(fā)展方向,而數(shù)字信號(hào)處理已在通信、語(yǔ)音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天等領(lǐng)域廣泛應(yīng)用。數(shù)字信號(hào)處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié),它能滿(mǎn)足濾波器對(duì)幅度和相位特性的嚴(yán)格要求,克服模擬濾波器所無(wú)法解決的電壓和溫度漂移以及噪聲等問(wèn)題。而有限沖激響應(yīng)FIR濾波器在設(shè)計(jì)任意幅頻特性的同時(shí)能夠保證嚴(yán)格的線(xiàn)性相位特性。利用FPGA可以重復(fù)配置高精度的FIR濾波器,使用VHDL硬件描述語(yǔ)言改變?yōu)V波器的系數(shù)和階數(shù),并能實(shí)現(xiàn)大量的卷積運(yùn)算算法。結(jié)合MA
- 關(guān)鍵字: FPGA FIR 數(shù)字濾波器
基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

- 1 引言 抽取濾波器廣泛應(yīng)用在數(shù)字接收領(lǐng)域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實(shí)現(xiàn)方法有3種:?jiǎn)纹ㄓ脭?shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長(zhǎng)和階數(shù)的規(guī)格較少,不能完全滿(mǎn)足實(shí)際需要。使用DSP雖然簡(jiǎn)單,但程序要順序執(zhí)行,執(zhí)行速度必然慢?,F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線(xiàn)資源,特別適用于數(shù)字信號(hào)處理,但長(zhǎng)期以來(lái),用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜,其原因主要是FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)。現(xiàn)在,FPGA集成了乘法器
- 關(guān)鍵字: FPGA 抽取濾波器
fpga+dsp介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
