dsp＋fpga 文章最新資訊

DSP應(yīng)用系統(tǒng)中的硬件接口電路設(shè)計(jì)

介紹了DSP應(yīng)用系統(tǒng)的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴(kuò)展的硬件接口（如A/D、D/A、SRAM）等的設(shè)計(jì)方法，并給出了接口電路在設(shè)計(jì)時(shí)須注意的幾個(gè)問(wèn)題。
關(guān)鍵字： DSP 應(yīng)用系統(tǒng) 電路設(shè)計(jì) 硬件接口

一種基于DSP平臺(tái)的快速H.264編碼算法的設(shè)計(jì)

　　視頻壓縮編碼標(biāo)準(zhǔn)H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進(jìn)了一系列先進(jìn)的視頻編碼技術(shù)，如4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預(yù)測(cè)，多參考幀與多種大小塊的幀間預(yù)測(cè)技術(shù)等，標(biāo)準(zhǔn)一經(jīng)推出，就以其高效的壓縮性能和友好的網(wǎng)絡(luò)特性受到業(yè)界的廣泛推崇。特別是在2004年7月JVT組織做了重要的保真度范圍擴(kuò)展的補(bǔ)充后，更加擴(kuò)大了標(biāo)準(zhǔn)的應(yīng)用范圍，但同時(shí)巨大的運(yùn)算量卻成為其廣泛應(yīng)用的瓶頸?？紤]到H.264協(xié)議實(shí)現(xiàn)的復(fù)雜度，本文的思路是：一方面提高硬件處理速度和能力，采
關(guān)鍵字： DSP 編碼算法視頻壓縮編碼編碼器 ARM CPU

Altera為SOPC Builder工具推出32位V1 ColdFire軟核

　　為幫助系統(tǒng)級(jí)設(shè)計(jì)人員在FPGA軟核處理器上有更多的選擇，Altera公司(NASDAQ: ALTR)今天宣布，F(xiàn)reescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統(tǒng)級(jí)設(shè)計(jì)，設(shè)計(jì)人員現(xiàn)在使用SOPC Builder工具時(shí)，可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識(shí)產(chǎn)權(quán)(IP)模塊。　　SOPC Builder是獨(dú)特的A
關(guān)鍵字： Altera SOPC Builder 軟核 Freescale FPGA

合眾達(dá)推出達(dá)芬奇音視頻應(yīng)用解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 合眾達(dá)

在采用FPGA設(shè)計(jì)DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開(kāi)發(fā)的基礎(chǔ)。通過(guò)在不同條件、參數(shù)值和輸入情況下對(duì)系統(tǒng)進(jìn)行高級(jí)行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計(jì)問(wèn)題。因?yàn)樵谶@一階段，比較容易區(qū)分設(shè)計(jì)問(wèn)題和編程問(wèn)題。通過(guò)在系統(tǒng)級(jí)工作，設(shè)計(jì)人員可以確定這一階段的問(wèn)題是來(lái)自設(shè)計(jì)缺陷，而不是編程問(wèn)題。此外，在信號(hào)處理系統(tǒng)設(shè)計(jì)中使用基于模型的方法大大縮短了“錯(cuò)誤診斷延遲”時(shí)間――從設(shè)計(jì)中出現(xiàn)錯(cuò)誤到發(fā)現(xiàn)錯(cuò)誤并分離錯(cuò)誤的時(shí)間。
關(guān)鍵字：真的重要性系統(tǒng) DSP FPGA 設(shè)計(jì) 采用

32位DSP兩級(jí)cache的結(jié)構(gòu)設(shè)計(jì)

采用自頂向下的流程設(shè)計(jì)了一款32位DSP的cache。該cache采用兩級(jí)結(jié)構(gòu)，第一級(jí)采用哈佛結(jié)構(gòu)，第二級(jí)采用普林斯頓結(jié)構(gòu)。本文詳細(xì)論述了該cache的結(jié)構(gòu)設(shè)計(jì)及采用的算法。
關(guān)鍵字：結(jié)構(gòu)設(shè)計(jì) cache 兩級(jí) DSP 32位

全新片上可編程系統(tǒng)（SOPC）多參監(jiān)護(hù)儀專用主控板簡(jiǎn)介

　　多參監(jiān)護(hù)儀主控板是多參監(jiān)護(hù)儀執(zhí)行信息處理的核心部件，主要解決臨床生理信息的傳輸、存儲(chǔ)、顯示、交換和信息數(shù)據(jù)的組合加工。特別是數(shù)字化醫(yī)院的發(fā)展，HIS、CIS 系統(tǒng)的建立和普遍使用，使得多參監(jiān)護(hù)儀不僅是一個(gè)生理參數(shù)的顯示和記錄終端，而且正成為醫(yī)療單位信息系統(tǒng)中必不可少的一個(gè)重要的臨床、生理信息平臺(tái)。它的許多技術(shù)指標(biāo)直接體現(xiàn)了多參監(jiān)護(hù)儀整機(jī)的重要技術(shù)性能指標(biāo)。在多參監(jiān)護(hù)儀市場(chǎng)競(jìng)爭(zhēng)日趨激烈的今天，選擇一款技術(shù)既先進(jìn)，性能價(jià)格比又高的主控板，無(wú)疑可以大大提高它的市場(chǎng)競(jìng)爭(zhēng)力。　　一、目前國(guó)內(nèi)多參監(jiān)護(hù)儀主控板
關(guān)鍵字： SOPC 主控板監(jiān)護(hù)儀 ARM IP FPGA

基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬開(kāi)發(fā)平臺(tái)的

設(shè)計(jì)了一套基于FPGA的通用離線開(kāi)關(guān)電源硬件模擬開(kāi)發(fā)平臺(tái)，并對(duì)此硬件開(kāi)發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開(kāi)發(fā)平臺(tái)對(duì)開(kāi)關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過(guò)程中軟件仿真的不足，大大縮短控制芯片開(kāi)發(fā)周期。
關(guān)鍵字： FPGA 通用開(kāi)關(guān)電源控制器開(kāi)發(fā)平臺(tái)

ADSP-21262型DSP的監(jiān)控設(shè)計(jì)

　　1 引言　　隨著數(shù)字信號(hào)處理理論的日趨完善和超大規(guī)模集成電路技術(shù)的飛速發(fā)展,在各種實(shí)時(shí)處理應(yīng)用需求的推動(dòng)下,數(shù)字信號(hào)處理器(DSP)也得到了越來(lái)越廣泛的應(yīng)用。　　DSP的監(jiān)控是DSP開(kāi)發(fā)和應(yīng)用中十分重要的環(huán)節(jié)。目前在DSP的開(kāi)發(fā)過(guò)程中,最常用的方式是通過(guò)購(gòu)買(mǎi)處理器的JTAG仿真器和開(kāi)發(fā)軟件包實(shí)現(xiàn)對(duì)DSP的調(diào)試和監(jiān)控。JTAG調(diào)試工具的功能十分強(qiáng)大,對(duì)于不熟悉DSP內(nèi)部結(jié)構(gòu)和細(xì)節(jié)的開(kāi)發(fā)者而言是一種非常不錯(cuò)的選擇。但是此種方法也有其缺陷：首先,開(kāi)發(fā)成本比較昂貴,一般購(gòu)買(mǎi)正版仿真器和軟件包的價(jià)格都在
關(guān)鍵字： DSP 監(jiān)控 JTAG PC

基于DSP的音頻會(huì)議信號(hào)合成算法研究

　　隨著在數(shù)字信號(hào)處理(DSP)算法和芯片處理能力以及通信網(wǎng)絡(luò)結(jié)構(gòu)優(yōu)化等方面的不斷發(fā)展，現(xiàn)代化通信已經(jīng)迅速普及。音頻會(huì)議是眾多通信系統(tǒng)的必備功能。有多個(gè)用戶參與的音頻會(huì)議，最簡(jiǎn)單的模式可以使用令牌控制下的互斥模式，使只有擁有發(fā)言權(quán)的那個(gè)與會(huì)者才可以講話。在這種模式下，每個(gè)與會(huì)者某一時(shí)刻只能聽(tīng)到一路音頻信號(hào)，這種“半雙工”模式對(duì)于音頻會(huì)議是不方便和不實(shí)際的。　　真正的電話會(huì)議應(yīng)當(dāng)仿真多個(gè)與會(huì)者在一個(gè)會(huì)議室進(jìn)行對(duì)話的情形。但是由于與會(huì)終端在物理上并不在一起，而每個(gè)終端只有一套音頻輸
關(guān)鍵字： DSP 音頻會(huì)議音頻輸出 ITU-T 有無(wú)聲檢測(cè)

視頻監(jiān)控系統(tǒng)中ARM與DSP的HPI接口設(shè)計(jì)

　　1 引言　　隨著網(wǎng)絡(luò)技術(shù)、圖像處理技術(shù)及嵌入式技術(shù)日趨成熟，視頻監(jiān)控技術(shù)得到廣泛的應(yīng)用。銀行、工廠、政府、學(xué)校等部門(mén)，都設(shè)置有監(jiān)控系統(tǒng)。尤其是在國(guó)際上一系列恐怖事件后，人們更感到監(jiān)控系統(tǒng)的重要。而且要求視頻監(jiān)控設(shè)備有高清晰的視頻效果的同時(shí)，還能對(duì)現(xiàn)場(chǎng)進(jìn)行實(shí)時(shí)控制。所以，此類設(shè)備不但要有更高的數(shù)據(jù)處理能力和處理精度，還要有強(qiáng)大的系統(tǒng)控制、管理能力以及高速的網(wǎng)絡(luò)數(shù)據(jù)傳輸速率。　　目前，市面上主流的視頻監(jiān)控設(shè)備，大致可以分成兩類，一是基于通用微處理器，二是基于數(shù)字信號(hào)處理器DSP。兩種芯片在功能上有
關(guān)鍵字： ARM DSP HPI 視頻監(jiān)控

NVCM ——PLD便攜應(yīng)用方案的新選擇

根據(jù)Semico調(diào)查研究，對(duì)于可編程邏輯芯片（PLD而言，便攜式應(yīng)用是一個(gè)快速增長(zhǎng)的市場(chǎng)，預(yù)估可編程邏輯芯片在這些應(yīng)用領(lǐng)域的市場(chǎng)值將在2010年前超過(guò)6億5000萬(wàn)美元。但是PLD在便攜應(yīng)用中也是優(yōu)缺點(diǎn)都非常明顯的解決方案。PLD提供了相比ASIC和ASSP更加靈活的設(shè)計(jì)路徑，通過(guò)提供不同的功能設(shè)置，從而設(shè)計(jì)出差異化的產(chǎn)品。同時(shí)，便攜電子電池供電的局限性，以及在有限空間內(nèi)集成更多功能而又不影響功耗的考慮，都為FPGA帶來(lái)了不小的障礙。當(dāng)前，PLD市場(chǎng)不乏一些針對(duì)便攜應(yīng)用專門(mén)優(yōu)化過(guò)的方案，例如Xil
關(guān)鍵字： NVCM FPGA SiliconBlue Kilopass

CEVA和ARM合作CEVA DSP + ARM多處理器SoC的開(kāi)發(fā)支持

　　硅產(chǎn)品知識(shí)產(chǎn)權(quán) (SIP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器 (DSP) 內(nèi)核授權(quán)廠商CEVA公司宣布與ARM合作，針對(duì)多處理器系統(tǒng)級(jí)芯片 (SoC) 解決方案的開(kāi)發(fā)，在ARM? CoreSight? 技術(shù)實(shí)現(xiàn)CEVA DSP內(nèi)核的實(shí)時(shí)跟蹤支持。這種強(qiáng)化的支持將使得日益增多的采用基于CEVA DSP + ARM處理器的SoC客戶，在使用具有ARM Embedded Trace Macrocell? (ETM) 技術(shù)的處理器時(shí)，受益于完全的系統(tǒng)可視化，從而簡(jiǎn)化調(diào)試過(guò)程及確保快
關(guān)鍵字： ARM CEVA DSP 多處理器 SoC SIP

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

　　運(yùn)動(dòng)控制卡已經(jīng)在數(shù)控機(jī)床、工業(yè)機(jī)器人、醫(yī)用設(shè)備、繪圖儀、IC電路制造設(shè)備、IC封裝等領(lǐng)域得到了廣泛運(yùn)用，取得了良好的效果。目前運(yùn)動(dòng)控制卡大部分采用8051系列的8位單片機(jī)，雖然節(jié)省了開(kāi)發(fā)周期但缺乏靈活性，難以勝任高要求運(yùn)作環(huán)境，而且運(yùn)算能力有限。　　DSP的數(shù)據(jù)運(yùn)算處理功能強(qiáng)大，即使在很復(fù)雜的控制中，采樣周期也可以取得很小，控制效果更接近于連續(xù)系統(tǒng)。把DSP與PC的各自優(yōu)勢(shì)結(jié)合將是高性能數(shù)控系統(tǒng)的發(fā)展趨勢(shì)。本運(yùn)動(dòng)控制器采用TI公司的高性能浮點(diǎn)DSP作為主控芯片，通過(guò)ISA接口與PC
關(guān)鍵字： DSP FPGA 運(yùn)動(dòng)控制插補(bǔ) 伺服

Altium推出最新版一體化電子產(chǎn)品設(shè)計(jì)解決方案

　　日前，Altium 宣布推出擁有 100 多項(xiàng)新特性的最新版一體化電子產(chǎn)品設(shè)計(jì)解決方案，從而使截然不同的設(shè)計(jì)領(lǐng)域進(jìn)一步實(shí)現(xiàn)了關(guān)聯(lián)融合。　　首次實(shí)現(xiàn)與機(jī)械領(lǐng)域的真正協(xié)作　　電子產(chǎn)品通常需要某種形式的包裝與外殼，但傳統(tǒng)上電子設(shè)計(jì)人員與機(jī)械設(shè)計(jì)人員之間鮮有聯(lián)系。要將電子產(chǎn)品放進(jìn)機(jī)械外殼中，過(guò)去更多是靠運(yùn)氣，而非通過(guò)良好的管理來(lái)實(shí)現(xiàn)。　　Altium 推出了一款可真正解決這些問(wèn)題的高效解決方案，能將電子設(shè)計(jì) (ECAD) 與外殼的機(jī)械設(shè)計(jì) (MCAD) 工作相互匹配聯(lián)系，徹底改變了現(xiàn)狀。如今，電子
關(guān)鍵字： Altium 電子產(chǎn)品 ECAD MCAD FPGA wishbone