dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的AVS視頻解碼芯片仿真和驗(yàn)證平臺(tái)設(shè)計(jì)

AVS是我國(guó)具備自主知識(shí)產(chǎn)權(quán)的第二代信源編碼標(biāo)準(zhǔn)，其編碼效率比MPEG-2高2～3倍，與AVC相當(dāng)，但技術(shù)方案簡(jiǎn)潔，芯片實(shí)現(xiàn)復(fù)雜度低，是一套包含系統(tǒng)、視頻、音頻和媒體版權(quán)管理在內(nèi)的完整標(biāo)準(zhǔn)體系，為數(shù)字音視頻產(chǎn)業(yè)提供
關(guān)鍵字： FPGA AVS 視頻解碼平臺(tái)設(shè)計(jì)

硅產(chǎn)品智慧財(cái)產(chǎn)權(quán)（SIP）平臺(tái)解決方案和數(shù)位訊號(hào)處理器（DSP）內(nèi)核授權(quán)廠商CEVA公司宣佈，開(kāi)發(fā)高成本效益衛(wèi)星通訊SoC ...
關(guān)鍵字： SatixFy CEVA-XC DSP 授權(quán)許可寬頻衛(wèi)星

Mouser Electronics, Inc.日前宣布與FPGA設(shè)計(jì)解決方案的世界級(jí)創(chuàng)新公司友晶科技 (Terasic Technologies)達(dá)成新的全球分銷協(xié)議。友晶科技全系列產(chǎn)品包括基于FPGA的可編程邏輯設(shè)備。
關(guān)鍵字： Mouser 友晶 FPGA

Altera公司日前宣布推出Quartus? II軟件13.0版，這一軟件實(shí)現(xiàn)了性能最好的FPGA和SoC，提高了設(shè)計(jì)人員的效能。28 nm FPGA和SoC用戶的編譯時(shí)間將平均縮短25%。與以前的軟件版本相比，該版本可以將面向高端28 nm Stratix? V FPGA的，最難收斂的設(shè)計(jì)編譯時(shí)間平均縮短50%。
關(guān)鍵字： Altera FPGA

如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī), FPGA常常用于執(zhí)行基于序列和控制的行動(dòng)，比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來(lái)說(shuō)，滿足這些行動(dòng)和序列要求的最佳方法則是使用狀態(tài)機(jī)。狀態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個(gè)狀態(tài)機(jī)在某個(gè)特定
關(guān)鍵字：狀態(tài) 實(shí)現(xiàn) FPGA 如何

一種基于FPGA的接口電路設(shè)計(jì), 摘要：在航空電子系統(tǒng)中，經(jīng)常需要對(duì)1553B總線和ARINC429總線進(jìn)行雙向數(shù)據(jù)轉(zhuǎn)換以適應(yīng)不同電子設(shè)備的接口要求。由于兩種總線標(biāo)準(zhǔn)傳輸協(xié)議不同，傳輸速率和數(shù)據(jù)格式有較大差異，常規(guī)系統(tǒng)需要多種專業(yè)數(shù)據(jù)轉(zhuǎn)換芯片以
關(guān)鍵字：電路設(shè)計(jì) 接口 FPGA 基于

摘要：基于Xilinx FPGA設(shè)計(jì)出一種高性能數(shù)字接收機(jī)。該數(shù)字接收機(jī)由高速、高分辨率A/D和高性能FPGA構(gòu)成。高速A/D實(shí)現(xiàn)中頻數(shù)字化，高性能FPGA實(shí)現(xiàn)數(shù)字下變頻、數(shù)字多相濾波、半帶抽取、匹配濾波和位同步功能，使得中頻載波為153.6MHz的TD-SCDMA信號(hào)，下變頻-抽取-濾波-位同步后得到高質(zhì)量的采樣率為1.28MHz的基帶信號(hào)。
關(guān)鍵字： FPGA 載波 A/D 201305

DSP 在電源設(shè)計(jì)中的應(yīng)用,采用分立元件或CPLD、FPGA 進(jìn)行電源的信號(hào)發(fā)生和測(cè)量的設(shè)計(jì)，會(huì)增加硬件設(shè)計(jì)復(fù)雜程度，延長(zhǎng)開(kāi)發(fā)周期。為了簡(jiǎn)化電源信號(hào)發(fā)生及測(cè)量的硬件設(shè)計(jì)，縮短開(kāi)發(fā)周期，本文提出一種基于DSP 的嵌入式操作平臺(tái)，采用DDS( 直接數(shù)字式頻率合成器) 及乘法器矢量測(cè)量技術(shù)的設(shè)計(jì)方案。該方案利用DSP 的高速運(yùn)算能力，通過(guò)實(shí)時(shí)計(jì)算來(lái)實(shí)現(xiàn)分立元件或CPLD、FPGA 的硬件邏輯功能。實(shí)驗(yàn)結(jié)果表明該方案切實(shí)可行。
關(guān)鍵字：電源頻率 DSP

　　在FGPA戰(zhàn)場(chǎng)上，眾所皆知的頭號(hào)兩大對(duì)手就是Altera與Xilinx。一般認(rèn)為這兩對(duì)手會(huì)在同一個(gè)戰(zhàn)場(chǎng)上爭(zhēng)個(gè)你死我活，然而經(jīng)過(guò)多年的鏖戰(zhàn)，兩廠商已經(jīng)從過(guò)去積極的正面廝殺對(duì)決，改而轉(zhuǎn)向較為保守的畫(huà)地為王，以既有優(yōu)勢(shì)為基礎(chǔ)，固守疆域，進(jìn)而轉(zhuǎn)化為更大的研發(fā)能量。　　 ? 　　據(jù)了解，Xilinx在既有的28奈米FPGA市場(chǎng)已經(jīng)打下穩(wěn)定基礎(chǔ)，而目前xilinx也不側(cè)重在更先進(jìn)製程上與對(duì)手爭(zhēng)個(gè)你死我活，反倒是穩(wěn)扎穩(wěn)打固守疆土，選擇將FPGA的可程式化優(yōu)勢(shì)發(fā)揮到極致。Xilinx認(rèn)為，可程式
關(guān)鍵字： Altera FPGA

視頻顯示器市場(chǎng)分為：大批量應(yīng)用，如臺(tái)式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用，如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1)，其中FPGA是一個(gè)備受關(guān)注的選擇，它可以滿
關(guān)鍵字： FPGA 視頻顯示接口

對(duì)于FPGA初學(xué)者而言，如何正確了解并理解FPGA的仿真是關(guān)鍵。應(yīng)廣大FPGA初學(xué)者和愛(ài)好者要求，電子發(fā)燒友網(wǎng)編輯根 ...
關(guān)鍵字： FPGA 核心知識(shí) 仿真

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司針對(duì)基于Android系統(tǒng)推出全新低能耗軟件框架，它使用異構(gòu)CPU和DSP系統(tǒng)架構(gòu)，能夠有效地降低復(fù)雜多媒體應(yīng)用所需的功耗。這款框架稱作Android Multimedia Framework (AMF?)，面向包括音頻、語(yǔ)音、成像和視覺(jué)的最密集的實(shí)時(shí)信號(hào)處理應(yīng)用。
關(guān)鍵字： CEVA DSP Android

當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，通常是由相對(duì)數(shù)量較少的算法決定最大的運(yùn)算需求。使用設(shè)計(jì)自動(dòng)化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
關(guān)鍵字： FPGA 協(xié)處理器算法