dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的自動(dòng)門(mén)控制設(shè)計(jì)

引言門(mén)和人類(lèi)文明是孿生的，它伴隨著人類(lèi)文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門(mén)更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門(mén)與建筑以及周?chē)h(huán)境整體的協(xié)調(diào)、和諧
關(guān)鍵字： FPGA 自動(dòng)門(mén) 控制設(shè)計(jì)

基于FPGA的ARM圖像縮放器的實(shí)現(xiàn)

ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商，其所擁有的IP已經(jīng)成為眾多芯片設(shè)計(jì)公司采納的一種技術(shù)標(biāo)準(zhǔn)和開(kāi)發(fā)平臺(tái)。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開(kāi)發(fā)重點(diǎn)，可通過(guò)ARM實(shí)現(xiàn)LCD控制器來(lái)完成對(duì)嵌入式
關(guān)鍵字： FPGA ARM 圖像

聯(lián)芯科技獲CEVA DSP技術(shù)授權(quán)許可用于移動(dòng)芯片

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布大唐電信科技產(chǎn)業(yè)集團(tuán)(Datang Telecom Technology and Industry Group)的核心企業(yè)之一聯(lián)芯科技有限公司(Leadcore Technology Co., Ltd.)已經(jīng)獲得CEVA公司DSP技術(shù)和平臺(tái)授權(quán)許可，用于其下一代移動(dòng)芯片。
關(guān)鍵字：聯(lián)芯 DSP CEVA

FPGA平臺(tái)的VGA圖像顯示的設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語(yǔ)言，設(shè)計(jì)了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)果表明，在FPGA實(shí)現(xiàn)圖片顯示，達(dá)到了預(yù)期的效果，依據(jù)該原理，可以實(shí)現(xiàn)圖像的采集及在VGA顯示屏上顯示的實(shí)現(xiàn)。
關(guān)鍵字： VGA FPGA 圖片顯示 201304

基于DSP的嵌入式智能相機(jī)的研究

智能相機(jī)是一種小型的視覺(jué)檢測(cè)系統(tǒng)，主要運(yùn)用于工況監(jiān)視，產(chǎn)品檢驗(yàn)和質(zhì)量監(jiān)控等領(lǐng)域，能夠提高生產(chǎn)制造的柔性和自動(dòng)化程度。與傳統(tǒng)的PC式視覺(jué)系統(tǒng)相比，它具有易學(xué)、易用、易維護(hù)、易安裝等特點(diǎn)。在此主要是提出了一種嵌入式智能相機(jī)的設(shè)計(jì)方案，它是以ADSP-BF537為系統(tǒng)控制核心，以CMOS傳感器為圖像采集裝置，結(jié)合Oscar軟件框架和OpenCV進(jìn)行軟件設(shè)計(jì)。最后通過(guò)一個(gè)檢測(cè)條形碼的應(yīng)用來(lái)說(shuō)明研究出來(lái)的智能相機(jī)的可行性，并且通過(guò)實(shí)驗(yàn)數(shù)據(jù)來(lái)說(shuō)明智能相機(jī)運(yùn)行速度和工作效率。
關(guān)鍵字：相機(jī) 研究智能嵌入式 DSP 基于

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)

為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào)，采用VHDL語(yǔ)言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過(guò)QuartusⅡ軟件建立工程文件對(duì)VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過(guò)實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測(cè)同步精度小于1μs。
關(guān)鍵字： IRIG-B FPGA code VHDL

一種基于FPGA的DDR SDRAM控制器的設(shè)計(jì)

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過(guò)了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

基于FPGA的面陣CCD成像系統(tǒng)設(shè)計(jì)

采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器，設(shè)計(jì)了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時(shí)序發(fā)生器產(chǎn)生CCD驅(qū)動(dòng)信號(hào)。采用相關(guān)雙采樣技術(shù)濾除了視頻信號(hào)中的相關(guān)噪聲，提高信噪比。在QuartusⅡ9．1開(kāi)發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6．5仿真軟件進(jìn)行訪真測(cè)試。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的時(shí)序滿(mǎn)足ICX415AL的時(shí)序要求，在29．5 MHz的時(shí)鐘驅(qū)動(dòng)下，每秒輸出50幀圖片，能滿(mǎn)足高速跟蹤要求。
關(guān)鍵字： FPGA CCD 面陣成像

基于FPGA與有限狀態(tài)機(jī)的高精度測(cè)角系統(tǒng)的設(shè)計(jì)與實(shí)

激光跟蹤測(cè)量系統(tǒng)(Laser Tracker System)是工業(yè)測(cè)量系統(tǒng)中常用的一種高精度的測(cè)量?jī)x器，是近十年發(fā)展起來(lái)的新型大尺寸空間測(cè)量?jī)x器，不僅對(duì)靜止目標(biāo)可以測(cè)量，而且對(duì)運(yùn)動(dòng)目標(biāo)也可以進(jìn)行跟蹤測(cè)量。它集合了激光測(cè)距技
關(guān)鍵字： FPGA 有限狀態(tài)機(jī) 高精度測(cè)角系統(tǒng)

基于FPGA的室內(nèi)智能吸塵平臺(tái)設(shè)計(jì)

智能環(huán)境清潔器由于可代替人進(jìn)行環(huán)境清潔工作，已日漸成為人們研究的焦點(diǎn)。雖然它們實(shí)現(xiàn)了智能，但大多結(jié)構(gòu)復(fù)雜、集成度高，不利于開(kāi)發(fā)者拓展其功能。在研究并總結(jié)市場(chǎng)上相對(duì)成熟產(chǎn)品的基礎(chǔ)上，本文基于可編程性強(qiáng)的
關(guān)鍵字： FPGA 平臺(tái)設(shè)計(jì)

基于FPGA和ARM9的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺(tái)

IC制造技術(shù)的發(fā)展推動(dòng)著芯片向更高集成度方向前進(jìn)，從而能夠?qū)⒄麄€(gè)系統(tǒng)設(shè)計(jì)到單個(gè)芯片中構(gòu)成片上系統(tǒng)SoC(System on Chip)。SoC采用全局同步型共享總線(xiàn)通信結(jié)構(gòu)。這類(lèi)系統(tǒng)由于掛在總線(xiàn)上的設(shè)備在通信時(shí)對(duì)總線(xiàn)的獨(dú)占性
關(guān)鍵字： FPGA ARM9 片上網(wǎng)絡(luò) 系統(tǒng)

基于MPC8313E和FPGA的雙口RAM驅(qū)動(dòng)開(kāi)發(fā)

摘要以MPC8313E芯片為平臺(tái)，介紹了一個(gè)基于嵌入式Linux探作系統(tǒng)的雙口RAM設(shè)備驅(qū)動(dòng)。通過(guò)該設(shè)備驅(qū)動(dòng)搭建Linux服務(wù)器，利用緩存技術(shù)實(shí)時(shí)讀取FPGA雙口RAM數(shù)據(jù)，最終實(shí)現(xiàn)將海量圖像數(shù)據(jù)高速上傳至PC端。
關(guān)鍵詞嵌入式
關(guān)鍵字： 8313E 8313 FPGA MPC

Altera宣布開(kāi)始提供Cyclone V SoC開(kāi)發(fā)套件

Altera公司(NASDAQ: ALTR)日前宣布，開(kāi)始提供Cyclone? V SoC開(kāi)發(fā)套件，這一開(kāi)發(fā)平臺(tái)加速了硬件和軟件開(kāi)發(fā)人員的嵌入式系統(tǒng)設(shè)計(jì)開(kāi)發(fā)。這一套件是與ARM合作開(kāi)發(fā)的，安裝了最近發(fā)布的ARM? Development Studio 5 (DS-5?) Altera?版工具包軟件，這是業(yè)界唯一的FPGA自適應(yīng)調(diào)試軟件，支持設(shè)計(jì)人員同時(shí)查看器件的處理器和FPGA部分。
關(guān)鍵字： Altera ARM FPGA 嵌入式

基于W5100的嵌入式網(wǎng)絡(luò)通信系統(tǒng)

文中介紹了一種基于新型獨(dú)立以太網(wǎng)接口芯片W5100的軟硬件設(shè)計(jì)方法。詳細(xì)介紹了新型獨(dú)立以太網(wǎng)控制器W5100的結(jié)構(gòu)、功能、外圍電路，并對(duì)W5100與DSP通訊和兩者TCP／IP協(xié)議棧的實(shí)現(xiàn)進(jìn)行了軟硬件設(shè)計(jì)。
關(guān)鍵字： W5100芯片 DSP 以太網(wǎng) TCP／IP協(xié)議棧

基于FPGA的自定義總線(xiàn)MCMB的設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)現(xiàn)在對(duì)機(jī)載數(shù)據(jù)采集系統(tǒng)中總線(xiàn)技術(shù)的要求，采用Altera公司的CycloneIII系列FPGA EP3C40F484，在數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)了自定義數(shù)據(jù)采集總線(xiàn)MCMB的設(shè)計(jì)。通過(guò)Modelsim進(jìn)行功能仿真，并利用QuartusⅡ自帶的仿真軟件SignaltapⅡ在FPGA上調(diào)試驗(yàn)證總線(xiàn)IP核設(shè)計(jì)的正確性。
關(guān)鍵字： FPGA MCMB 自定義總線(xiàn)