新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的鋼絲繩漏磁無損檢測(cè)系統(tǒng)設(shè)計(jì)

基于FPGA的鋼絲繩漏磁無損檢測(cè)系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2013-05-16 來源:網(wǎng)絡(luò) 收藏

摘要:提出一種以現(xiàn)場(chǎng)可編程門陣列()為硬件核心的鋼絲繩方案,設(shè)計(jì)了外圍電路并對(duì)嵌入式IP軟核進(jìn)行了配置,利用C語言和VHDL硬件描述語言編寫了檢測(cè)系統(tǒng)軟件程序。實(shí)驗(yàn)表明該系統(tǒng)具有功耗低、運(yùn)算能力強(qiáng)、精度高、便于攜帶等優(yōu)點(diǎn)。
關(guān)鍵詞:現(xiàn)場(chǎng)可編程門陣列;;嵌入式;IP軟核

檢測(cè)技術(shù)是一種重要的方法。主要應(yīng)用于工業(yè),如輸油氣管路、儲(chǔ)油罐底板、鋼絲繩、鋼板、鋼管等鐵磁性材料的檢測(cè),包括表面和近表面的腐蝕、裂紋、氣孔、凹坑、夾雜等缺陷的檢測(cè),也可用于鐵磁性材料的測(cè)厚。
漏磁檢測(cè)均需在設(shè)備現(xiàn)場(chǎng)進(jìn)行,因此對(duì)于檢測(cè)設(shè)備的體積、重量、精度等參數(shù)均有較高要求。文中提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPG A,F(xiàn)ield Programmable Gate Array)的漏磁系統(tǒng),該系統(tǒng)采用為硬件核心,依靠的快速運(yùn)算能力,減少檢測(cè)時(shí)間,提高檢測(cè)精度,并且FPGA功耗較低,有利于設(shè)備小型化,使之能夠?qū)崿F(xiàn)在線檢測(cè)的要求。

1 系統(tǒng)工作原理與硬件設(shè)計(jì)
系統(tǒng)通過勵(lì)磁裝置對(duì)被測(cè)鋼絲繩進(jìn)行磁化,利用聚磁回路加強(qiáng)漏磁場(chǎng)強(qiáng)度,磁敏傳感器探測(cè)漏磁信號(hào);由數(shù)據(jù)處理模塊實(shí)現(xiàn)抑制噪聲,增大微弱信號(hào)幅度,并通過對(duì)采集信號(hào)進(jìn)行相關(guān)運(yùn)算,提取有用信號(hào),根據(jù)信號(hào)中包含的有效信息,判斷出鋼絲繩的損壞程度;同時(shí)可由數(shù)據(jù)輸出模塊顯示、存儲(chǔ)并傳輸所需信息。本系統(tǒng)硬件電路設(shè)計(jì)包括外圍硬件電路搭接和嵌入式軟核的配置兩大部分。系統(tǒng)外觀如圖1所示。

本文引用地址:http://2s4d.com/article/189603.htm

a.JPG


1.1 總體硬件電路設(shè)計(jì)
系統(tǒng)采用的FPGA芯片是altera公司出品的CycloneⅡ系列的EP2C35?;居布娐方M成主要包括信號(hào)預(yù)處理電路、位置編碼器、A/D采集轉(zhuǎn)換電路、FPGA系統(tǒng)、存儲(chǔ)器及USB電路、人機(jī)接口電路。系統(tǒng)結(jié)構(gòu)如圖2所示。

b.JPG

c語言相關(guān)文章:c語言教程


紅外熱像儀相關(guān)文章:紅外熱像儀原理

上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉