首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ：fpga

對FPGA中SPI復(fù)用配置的編程方法的研究

  • SPI(SerialPeripheralInteRFace，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
  • 關(guān)鍵字： FPGA  SPI  復(fù)用配置  存儲器  

用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計(jì)實(shí)時(shí)分析

  • 用FPGA動態(tài)探頭與數(shù)字VSA對DSP設(shè)計(jì)實(shí)時(shí)分析,　　隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域（蜂窩基站、衛(wèi)星通信和雷達(dá)）的高性能信號處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時(shí)間內(nèi)得到電路最佳性能的新技術(shù)?！　‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)時(shí)  分析  DSP  VSA  動態(tài)  探頭  數(shù)字  FPGA  

一種出租車計(jì)價(jià)器的FPGA設(shè)計(jì)方案及應(yīng)用

  • O引言FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件，它支持...
  • 關(guān)鍵字： FPGA  Max+Plus  出租車計(jì)價(jià)器  

采用中檔FPGA設(shè)計(jì)面向PCI Express系統(tǒng)的解決方案

  • 本文將探討PCI標(biāo)準(zhǔn)的局限性，以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
  • 關(guān)鍵字： Express  FPGA  PCI  系統(tǒng)    

FPGA的時(shí)鐘頻率同步原理研究與設(shè)計(jì)實(shí)現(xiàn)

  • 引言網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度...
  • 關(guān)鍵字： FPGA  時(shí)鐘頻率同步  

基于FPGA的PCB測試機(jī)硬件電路設(shè)計(jì)研究

  • 引言PCB光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電...
  • 關(guān)鍵字： FPGA  PCB測試機(jī)  

出租車計(jì)價(jià)器的FPGA設(shè)計(jì)

  • O 引 言
    FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)是一種高密度可編程邏輯器件，它支持系統(tǒng)可編程，通過寫入不同的配置數(shù)據(jù)就可以實(shí)現(xiàn)不同的邏輯功能。使用FPGA來設(shè)計(jì)電子系統(tǒng)，具有設(shè)計(jì)周期短
  • 關(guān)鍵字： FPGA  出租車計(jì)價(jià)器    

基于FPGA的高斯白噪聲發(fā)生器設(shè)計(jì)

  • 0 引 言
    現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項(xiàng)目，主要的干擾類型為噪聲干擾。在通信信道測試和電子對抗領(lǐng)域里，噪聲始終是最基本、最常用的干擾源之一。如何產(chǎn)生穩(wěn)定和精確的噪聲信號已經(jīng)成為一
  • 關(guān)鍵字： FPGA  高斯白噪聲  發(fā)生器    

MPEG-2復(fù)用器PSI信息分析部分的FPGA實(shí)現(xiàn)

  • 復(fù)用器是數(shù)字電視前端平臺的關(guān)鍵設(shè)備，它的主要功能是完成對輸入多路傳輸流(Transport Stream，TS)的復(fù)用工作，它的性能穩(wěn)定性直接影響前端平臺的運(yùn)行。而復(fù)用器對傳輸流中節(jié)目特殊信息(Program Spe-cial Info
  • 關(guān)鍵字： MPEG  FPGA  PSI  復(fù)用器    

基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法

  • 基于0.13微米CMOS工藝下平臺式FPGA中可重構(gòu)RAM模塊的一種設(shè)計(jì)方法,1. 引言

    對于需要大的片上存儲器的各種不同的應(yīng)用，F(xiàn)PGA 需要提供可重構(gòu)且可串聯(lián)的存儲器陣列。通過不同的配置選擇，嵌入式存儲器陣列可以被合并從而達(dá)到位寬或字深的擴(kuò)展并且可以作為單端口，雙端口
  • 關(guān)鍵字： RAM  重構(gòu)  模塊  設(shè)計(jì)  方法  FPGA  平臺  0.13  微米  CMOS  工藝  

基于FPGA的防盜定位追蹤系統(tǒng)

  • 1 系統(tǒng)方案　　GSM(Global System for Mobile Communications)為全球移動通訊系統(tǒng)，是一種起源于歐洲的移動通信技術(shù)標(biāo)準(zhǔn)，其開發(fā)目的是讓全球各地可以共同使用一個(gè)移動電話網(wǎng)絡(luò)標(biāo)準(zhǔn)，讓用戶使用一部手機(jī)就能行遍全球
  • 關(guān)鍵字： FPGA  防盜  定位追蹤  系統(tǒng)    

基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)

  • 在數(shù)字通信系統(tǒng)中，同步技術(shù)是非常重要的，而位同步是最基本的同步。位同步時(shí)鐘信號不僅用于監(jiān)測輸入碼元信號，確保收發(fā)同步，而且在獲取幀同步及對接收的數(shù)字碼元進(jìn)行各種處理的過程中也為系統(tǒng)提供了一個(gè)基準(zhǔn)
  • 關(guān)鍵字： FPGA  DPLL  位同步時(shí)鐘    

FPGA中SPI復(fù)用配置的編程方法

  • FPGA中SPI復(fù)用配置的編程方法, SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，
  • 關(guān)鍵字： 編程  方法  配置  復(fù)用  SPI  FPGA  

FPGA的時(shí)鐘頻率同步設(shè)計(jì)

  • FPGA的時(shí)鐘頻率同步設(shè)計(jì),引 言
    網(wǎng)絡(luò)化運(yùn)動控制是未來運(yùn)動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m／min，同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將
  • 關(guān)鍵字： 設(shè)計(jì)  同步  頻率  時(shí)鐘  FPGA  
共6404條 335/427 |‹ « 333 334 335 336 337 338 339 340 341 342 » ›|

：fpga介紹

您好，目前還沒有人創(chuàng)建詞條：fpga!
歡迎您創(chuàng)建該詞條，闡述對：fpga的理解，并與今后在此搜索：fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473