新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的提取位同步時鐘DPLL設(shè)計

基于FPGA的提取位同步時鐘DPLL設(shè)計

作者: 時間:2009-12-28 來源:網(wǎng)絡(luò) 收藏


在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。信號不僅用于監(jiān)測輸入碼元信號,確保收發(fā)同步,而且在獲取幀同步及對接收的數(shù)字碼元進行各種處理的過程中也為系統(tǒng)提供了一個基準的同步時鐘。位同步的目的是使每個碼元得到最佳的解調(diào)和判決。位同步可以分為外同步法和自同步法兩大類。一般而言,自同步法應(yīng)用較多。外同步法需要另外專門傳輸位同步信息。自同步法則是從信號碼元中提取其包含的位同步信息。自同步法又可以分為兩種,即開環(huán)同步法和閉環(huán)同步法。開環(huán)法采用對輸入碼元做某種變換的方法提取位同步信息。閉環(huán)法則用比較本地時鐘和輸入信號的方法,將本地時鐘鎖定在輸入信號上。閉環(huán)法更為準確,但是也更為復(fù)雜。本文采用了自同步法,在構(gòu)造片內(nèi)對超前一滯后全數(shù)字鎖相環(huán)提取曼徹斯特碼中包含的。1提取全數(shù)字鎖相環(huán)總體結(jié)構(gòu)與工作原理這種超前一滯后全數(shù)字鎖相環(huán)采用加減門結(jié)構(gòu),每輸入一個碼元后,根據(jù)鑒相器判斷是超前還是滯后,通過反饋回路控制的加減門來調(diào)整相位,使之逼近輸入碼元的相位。一旦失步,就需要通過反饋回路重新調(diào)整。每一個超前和滯后脈沖僅能調(diào)整一步,如果接收碼元出現(xiàn)連“1”或是連“O”的情況,鎖定時間會很長,使其同步建立時間和調(diào)整精度變得相互制約。盡管有此缺點,但由于這種結(jié)構(gòu)具有失鎖后的自我調(diào)節(jié)性,因此,碼元消失或是碼元相位出現(xiàn)抖動時,同步脈沖不會出現(xiàn)較大變化,仍然可以輸出穩(wěn)定的同步脈沖。由于采用曼徹斯特碼進行傳輸,該設(shè)計主要應(yīng)用于地鐵車輛總線上,傳輸速率為250 Kb/s,速率較低,且每個碼元內(nèi)都有一次電平跳變,不會出現(xiàn)連續(xù)的“O”或“1”,因此采用閉環(huán)的超前一滯后全數(shù)字鎖相環(huán)非常適合提取比特流中的位時鐘?;窘Y(jié)構(gòu)如圖1所示,主要由數(shù)字鑒相器(DPD)、數(shù)字環(huán)路濾波器(DLF)、數(shù)控振蕩器(DCO)三部分構(gòu)成。是一種相位反饋控制系統(tǒng),它將輸入信號Data_in與本地恢復(fù)時鐘Clk_DPD之間的相位誤差(超前還是滯后)信號送入數(shù)字環(huán)路濾波器DLF中,對相位誤差信號進行平滑濾波,并生成控制DCO動作的控制信號,DCO根據(jù)控制信號給出的指令,調(diào)節(jié)內(nèi)部高速振蕩器的震蕩頻率,通過連續(xù)不斷的反饋調(diào)節(jié),使其輸出時鐘Clk_DPD的相位跟蹤輸入數(shù)據(jù)Data_in的相位。

本文引用地址:http://2s4d.com/article/191835.htm

2 環(huán)路功能及其實現(xiàn)方法
下面沿環(huán)路依次介紹環(huán)路各個組成模塊的詳細功能、內(nèi)部結(jié)構(gòu)、對外接口信號及實現(xiàn)方法。
2.1 鑒相器結(jié)構(gòu)及其工作原理
超前一滯后型數(shù)字鑒相器輸出一個表示本地估算信號超前或滯后于輸入信號的量。如果本地估算信號超前于輸入信號,則輸出“超前脈沖”,以便利用該“超前脈沖”控制本地估算信號的相位推后。反之,則輸出“滯后脈沖”,并使本地估算信號的相位前移,這樣隱含在曼徹斯特碼中的位時鐘就被鑒相器比較了出來。超前一滯后型數(shù)字鑒相器可分為積分型和微分型兩種。積分型超前一滯后數(shù)字鑒相器,結(jié)構(gòu)和硬件實現(xiàn)比較復(fù)雜,但具有優(yōu)良的抗干擾性能。而微分型數(shù)字鑒相器結(jié)構(gòu)相對簡潔,硬件實現(xiàn)也比較簡單,但是它的抗干擾能力比較差。這里采用微分型超前一滯后型數(shù)字鑒相器,將抗干擾的任務(wù)留給后面的數(shù)字濾波器環(huán)節(jié)實現(xiàn)。DPD的工作狀態(tài)如圖2所示。

當Sign為1時,表示本地時鐘超前于輸入信號;當Sign為O時,表示本地時鐘落后于輸入信號。
當Sign_ready=1時,表示輸入信號有跳變,Sign有效;當Sign_readyr=0時,表示輸入信號無跳變,Sign無效。
微分型超前一滯后數(shù)字鑒相器的原理圖如圖3所示。

2.2 數(shù)字濾波器結(jié)構(gòu)及其買現(xiàn)方法
在數(shù)字鎖相環(huán)路中,環(huán)路濾波器通常使用數(shù)字濾波器,它們與模擬鎖相環(huán)路中的模擬環(huán)路濾波器相對應(yīng)。數(shù)字環(huán)路濾波器在環(huán)路中對輸入噪聲起抑制作用,并且對環(huán)路的校正速度起調(diào)節(jié)作用。

數(shù)字通信相關(guān)文章:數(shù)字通信原理


鑒相器相關(guān)文章:鑒相器原理

上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA DPLL 位同步時鐘

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉