IC業(yè)在拐點生存

摘要： 分析了IC業(yè)的眾多特點，例如從90nm向65nm、45nm、32nm、22nm等拐點演進的困難，以及ESL、DFM拐點，制造是設計的拐點，FPGA與ASIC之間的拐點等熱門問題。

關鍵詞： EDA；65nm；45nm；22nm；光刻

　　在IC(集成電路)發(fā)展過程中，出現(xiàn)了多個拐點。不過，我們必須在每個拐點中生存下去。拐點其實是一個最大的機會。每當處在一個拐點時，如果你能把它同創(chuàng)新結合起來，你就有機會獲得更大的成功。作為一家技術公司，其實是為尋找拐點而生，并利用這個拐點來超越競爭對手。在拐點時，會有許多有趣的事情發(fā)生，小公司變成大公司，或者大公司變得比它的競爭對手更大... ...

　　在美國舊金山舉辦的“2008電子高峰論壇”期間，有“在拐點生存”的小型研討會，以及部分EDA/服務公司的主題演講。從中可窺見部分EDA領導廠商和IC制造商對技術演進的看法。

從左至右來自：GarySmithEDA公司，Synplicity公司，Chartered公司，
Mentor公司，Cadence公司

ESL和DFM使RTL出局

　　GarySmithEDA市場咨詢公司的董事會主席Mary Orson認為，ESL(電子系統(tǒng)級設計)和可制造設計(DFM)正在逐步將RTL(寄存器輸出級)供應商擠出市場。

　　DFM是否會對IC-CAD領域進行一場革命？如何面對設計成本不斷增加的挑戰(zhàn)，以及IC-CAD變得越來越復雜的問題？我們從具有9百萬門的130nm IC設計正過渡到具有1300萬門的65nm設計。130nm IC的設計成本在920萬美元左右，而65nm 的設計成本則高達4620萬美元，其中近2/3的費用為軟件設計成本。
　　
拐點挑戰(zhàn)之一：處理器和算法斷層

　　Synplicity公司CEO Gary Meyers和市場行銷副總裁Andrew Haines認為，IC設計業(yè)目前存在有兩個拐點，一個是在ESL中的；一個是在DFM中的。它們在設計中處于兩個極端，一個在設計的始端，一個在設計的末端。

Gary Meyers
Synplicity的CEO

　　ESL總的來說是一個設計流程，它處在高于RTL的層面中。在ESL背后存在著一個設計者需要妥善處理的問題，那就是算法的復雜性。算法的復雜性在逐年增加。它反映在許多方面，例如在消費類電子、醫(yī)療儀器、無線等器件中大量使用的DSP。

　　另一方面，處理器復雜性的增加相對于算法的則緩慢得多。這形成了一個斷層。處理器的復雜性代表了處理器的性能。處理器越復雜，其功能也就越多。處理器時鐘頻率的增加比其復雜性的增加要緩慢得多。這在處理器的性能與算法的復雜性之間造成了一個更大的斷層。這是一個非常有趣的現(xiàn)象。

　　Synplicity在FPGA綜合領域處于領導地位。無線是FPGA應用最成功的領域之一，這全歸功于那個斷層的存在。要做到這一切，就要攻克其算法的復雜性。不僅在這一個方面，另外還要設計很多多處理器，以及像eSilicon所擁有的可擴展的處理器生產線。這是一個廣泛存在的問題。在許多地方都存在的算法的復雜性使軟件和硬件設計的復雜性都在增加。有很多證據(jù)都說明了軟件的復雜性。例如一位剛從中國回來的朋友說，他參觀了一些設計公司，他們雇傭的工程師中有2/3是軟件工程師。這是SoC行業(yè)的典型模式。在SoC中有很多程序，你要寫很多軟件。一家大型設計公司在芯片做好后，還需要一年多的時間才能完成軟件的制作，這是一件不幸的事。

　　具體地說，軟件的復雜性產生了許多問題，那是改善驗證所需要的，如虛擬平臺在其產生之后已被許多公司采用；多基(multi-based)設計被用來做許多事。更具體地看，Synplicity為ASIC的驗證生產帶有FPGA的原型機。有趣的是，絕大多數(shù)客戶用它做軟件驗證而不是硬件驗證。硬件驗證有許多種方式。一般說來，在原型機上可以驗證一些硬件問題。但它被使用的主要原因還是調試軟件。此原型機的運行速度在30~80MHz，可以運行再應用程序、操作系統(tǒng)、全套的應用程序等，你還可以運行許多調試程序。一位工程師說他剛完成了第一個原型機設計，而且他打算終生都做這樣的設計。因為在那些芯片中有太多的軟件需要用這種方式來驗證。這就是對算法的復雜性在當今設計市場中所產生的影響的一個展望。