先進(jìn)封裝再進(jìn)化！ 解析NVIDIA GR150導(dǎo)入「CoWoP」的真正意義

AI與高效運(yùn)算（HPC）進(jìn)入爆發(fā)增長(zhǎng)時(shí)代，芯片制程、摩爾定律推進(jìn)趨緩，然而先進(jìn)封裝技術(shù)已成為提升整體算力的關(guān)鍵戰(zhàn)場(chǎng)。

近期，市場(chǎng)流傳一份NVIDIA與供應(yīng)鏈研發(fā)導(dǎo)入「CoWoP」的技術(shù)藍(lán)圖，這當(dāng)中有什么值得觀察之處？ 以下為進(jìn)一步的分析解讀。

從CoWoS到CoWoP 減去封裝基板受矚

近期業(yè)界流傳一份名為「CoWoP」的全新封裝架構(gòu)，亦即「Chip-on-Wafer-on-Platform PCB」的技術(shù)藍(lán)圖，據(jù)悉，為現(xiàn)有CoWoS的技術(shù)演進(jìn)。

供應(yīng)鏈業(yè)者透露，「CoWoP=CoWoS-基板」，據(jù)該資料顯示，CoWoP預(yù)計(jì)2026年10月在NVIDIA的GR150（Rubin）平臺(tái)上實(shí)現(xiàn)，將是CoWoS與CoWoP「并行」的先進(jìn)封裝策略。

臺(tái)積電、NVIDIA將與日月光集團(tuán)旗下的矽品、PCB、設(shè)備等供應(yīng)鏈，預(yù)計(jì)2025年9月后，再研議討論450mmx450mm的可行性設(shè)計(jì)。

供應(yīng)鏈業(yè)者表示，目前臺(tái)積電CoWoS（Chip-on-Wafer-on-Substrate），已成為特用芯片（ASIC）、NVIDIA H100、H200等更先進(jìn)AI GPU的標(biāo)配，其結(jié)構(gòu)涵蓋芯片（GPU + HBM）、硅中間層（interposer）、封裝基板（Package Substrate），最終再以BGA方式焊接到服務(wù)器主板。

而據(jù)悉，CoWoP技術(shù)，簡(jiǎn)單來(lái)說(shuō)，就是「CoWoS減去封裝基板」。 也就是將芯片與中間層組合后，直接安裝在強(qiáng)化設(shè)計(jì)的主板（Platform PCB）上，跳過(guò)傳統(tǒng)的封裝基板與BGA步驟，主板需直接承擔(dān)高精度訊號(hào)與電源布線的功能。

這項(xiàng)刪減封裝基板一事看似容易，但在技術(shù)層面上則難度相當(dāng)高。

NVIDIA企圖再建構(gòu)護(hù)城河 CoWoP帶來(lái)七大改變

供應(yīng)鏈業(yè)者表示，NVIDIA正計(jì)劃透過(guò)CoWoP，將原本集中于芯片制程的性能瓶頸，轉(zhuǎn)移至封裝與系統(tǒng)級(jí)互連，以此建立新的技術(shù)護(hù)城河。

整體而言，目標(biāo)就是透過(guò)高度系統(tǒng)整合與平臺(tái)定義權(quán)，主導(dǎo)未來(lái)AI芯片的標(biāo)準(zhǔn)。

據(jù)供應(yīng)鏈流傳的技術(shù)藍(lán)圖分析，CoWoP未來(lái)可帶來(lái)「七大改變」，包括：

一、訊號(hào)完整性（SI）提升：省去一層封裝基板，訊號(hào)路徑更短、更直接，NVLink和HBM通訊損耗顯著降低，傳輸距離可延長(zhǎng)。

二、電源完整性（PI）強(qiáng)化：電壓調(diào)節(jié)器可更靠近GPU，減少寄生參數(shù)。

三、散熱效能提升：取消芯片上蓋（lid），芯片直接接觸，帶來(lái)更佳散熱效果。

四、降低PCB熱膨脹系數(shù)，解決翹曲問(wèn)題。

五、改善電遷移（Electromigration）。

六、降低ASIC成本（無(wú)封裝、無(wú)蓋子）。

七、支持更彈性的芯片模塊整合方式，邁向無(wú)封裝架構(gòu)長(zhǎng)期愿景。

CoWoP有四大挑戰(zhàn) 載板技術(shù)成熟度高

不過(guò)，業(yè)界人士指出，CoWoP面對(duì)的挑戰(zhàn)仍不少，包括：

其一，主板技術(shù)門(mén)檻大幅提高，Platform PCB必須具備封裝等級(jí)的布線密度、平整度與材料控制。

其二，返修與良率壓力劇增，GPU裸晶直接焊接主板，失敗即報(bào)廢，制程容錯(cuò)空間低。

其三，系統(tǒng)協(xié)同設(shè)計(jì)更復(fù)雜，增加開(kāi)發(fā)成本。

其四，技術(shù)轉(zhuǎn)移成本高。

供應(yīng)鏈認(rèn)為，這一技術(shù)若順利推進(jìn)，主板轉(zhuǎn)變?yōu)樾酒摹缸詈笠粚臃庋b」，不僅能降低整體成本，更將主導(dǎo)AI硬件平臺(tái)的定義權(quán)。

不過(guò)也仍有PCB業(yè)者認(rèn)為，目前載板技術(shù)相對(duì)成熟，價(jià)格合理，CoWoP欲取代傳統(tǒng)封裝，仍需時(shí)間。

盡管如此，目前市場(chǎng)盛傳的技術(shù)藍(lán)圖資料仍顯示，CoWoP已在2025年7月，被列入稱為GB100的內(nèi)部測(cè)試平臺(tái)中，預(yù)計(jì)2026年10月在GR150平臺(tái)上，實(shí)現(xiàn)CoWoS與CoWoP并行封裝策略。

業(yè)界推估，臺(tái)積電、NVIDIA將與封測(cè)端的矽品、PCB、設(shè)備等供應(yīng)鏈，在2025年9月供應(yīng)鏈論壇后，可望再研議討論450mmx450mm尺寸可行性設(shè)計(jì)。

而據(jù)DIGITIMES Research初步分析，GB100、GR150等，推估是NVIDIA內(nèi)部工程測(cè)試品，例如用上一世代的Grace CPU，搭配這一代的Rubin GPU平臺(tái)，或是Blackwell GPU平臺(tái)，進(jìn)行先進(jìn)封裝技術(shù)的各種研發(fā)討論，并不一定會(huì)商品化對(duì)外銷(xiāo)售，但在Vera CPU新平臺(tái)整裝上陣前，持續(xù)進(jìn)行技術(shù)開(kāi)發(fā)。

盡管如此，NVIDIA攜手臺(tái)積電等供應(yīng)鏈，多方大膽嘗試先進(jìn)封裝的進(jìn)化可能性，確實(shí)是現(xiàn)在進(jìn)行式。 預(yù)計(jì)2026年的半導(dǎo)體先進(jìn)封裝技術(shù)發(fā)展，更為精彩。