新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 4月1日,臺積電正式接受2nm訂單

4月1日,臺積電正式接受2nm訂單

作者: 時間:2025-03-27 來源:電子產品世界 收藏

4月1日起,的訂單通道將正式開放,董事長魏哲家透露,客戶對于技術的需求甚至超過了3nm同期。有望率先鎖定首批供應,根據知名供應鏈分析師郭明錤的最新分析,2026年下半年上市的 18全系列將搭載的A20處理器或全球首發(fā)工藝。

本文引用地址:http://2s4d.com/article/202503/468723.htm

17系列的A19芯片將采用第三代3nm工藝(N3P)制造,若A20芯片如期量產,A20芯片在性能和能效方面將有更顯著的提升。業(yè)內人士分析,A20性能提升幅度或超歷代芯片迭代,同時還為下一步的折疊屏、屏下Face ID等設計釋放更多空間。

截屏2025-03-27 11.40.46.png

郭明錤在社交媒體上也提到,臺積電2nm制程工藝研發(fā)的風險試產良品率在3個月前就已達到了60%到70%,現在也高于3個月前的水平。目前,臺積電正在全力提升2nm產能,其位于高雄和新竹寶山的工廠將是關鍵基地。據悉,在接受訂單之前,高雄廠將于3月31日舉行2nm擴產典禮,首批預計4月底送達寶山。

此外,包括AMD、英特爾、博通和AWS在內的眾多客戶也在排隊等待2nm產能。摩根士丹利(Morgan Stanley)發(fā)布的研究報告指出,2025年臺積電2nm月產能將從1萬片試產規(guī)模增加至5萬片左右的量產規(guī)模,而隨著高雄和寶山工廠的全面投產,月產能將擴大至8萬片。

臺積電在IEDM 2024大會上首次披露了2nm制程工藝的技術細節(jié),2nm工藝采用全環(huán)繞柵極(GAA)納米片晶體管技術,與上一代3nm工藝相比,晶體管密度提升15%,相同電壓下性能提升15%,在同等性能下功耗降低24%-35%。該工藝通過N2 NanoFlex設計技術優(yōu)化,允許開發(fā)面積更小、能效更高的邏輯單元,同時支持6種電壓閾值檔位,覆蓋200mV范圍,為芯片設計提供了更大靈活性。

臺積電2nm工藝的SRAM密度達到38Mb/mm2,較前代提升顯著,且導線電阻降低20%,配合超高性能MiM電容,為高頻率運算場景提供了更強支撐。這些技術突破讓2nm芯片在AI、高性能計算(HPC)等領域的應用潛力被業(yè)界廣泛看好。

值得注意的是,2nm單片成本約為3萬美元,臺積電希望通過進一步降低成本來吸引其他客戶,因此可能在4月推出「CyberShuttle」服務來降低客戶成本,即允許在同一測試晶圓上評估芯片,以減少研發(fā)開支。臺積電在3nm芯片的全球競爭中幾乎達到壟斷地位,而最新消息來看,其在2nm技術上的優(yōu)勢已經遠超同行 —— 三星目前為止仍未吸引到足夠的客戶來參與其2nm芯片的代工,英特爾則在技術上落后。



評論


相關推薦

技術專區(qū)

關閉