博通推出首個(gè)3.5D F2F封裝技術(shù)，預(yù)計(jì)2026年生產(chǎn)

自博通(Broadcom)官網(wǎng)獲悉，博通公司宣布推出其3.5D eXtreme Dimension系統(tǒng)級(jí)（XDSiP）封裝平臺(tái)技術(shù)。這是業(yè)界首個(gè)3.5D F2F封裝技術(shù)，在單一封裝中集成超過6000mm2的硅芯片和多達(dá)12個(gè)HBM內(nèi)存堆棧，以滿足AI芯片的高效率、低功耗的計(jì)算需求。

據(jù)介紹，博通的3.5D XDSiP平臺(tái)在互聯(lián)密度和功率效率方面較F2B方法實(shí)現(xiàn)了顯著提升。這種創(chuàng)新的F2F堆疊方式直接連接頂層金屬層，從而實(shí)現(xiàn)了密集可靠的連接，并最小化電氣干擾，具有極佳的機(jī)械強(qiáng)度。博通的3.5D平臺(tái)包括用于高效實(shí)現(xiàn)3D芯片堆疊的電源、時(shí)鐘和信號(hào)互聯(lián)的IP和專有設(shè)計(jì)流程。

Broadcom 3.5D XDSiP的關(guān)鍵優(yōu)勢(shì)

增強(qiáng)的互聯(lián)密度：在堆疊的芯片之間實(shí)現(xiàn)了比F2B技術(shù)高7倍的信號(hào)密度。
更高的功率效率：通過使用3D HCB而不是平面的芯片間PHY，將芯片間接口的功耗降低了10倍。
降低延遲：在3D堆疊中，最小化了計(jì)算、內(nèi)存和I/O組件之間的延遲。
緊湊的封裝尺寸：使互連器和封裝尺寸更小，從而節(jié)省成本并改善封裝翹曲。

博通領(lǐng)先的F2F 3.5D XPU集成了四個(gè)計(jì)算芯片、一個(gè)I/O芯片和六個(gè)HBM模塊，利用臺(tái)積電先進(jìn)的工藝節(jié)點(diǎn)和2.5D CoWoS?封裝技術(shù)。博通基于行業(yè)標(biāo)準(zhǔn)工具的專有設(shè)計(jì)流程和自動(dòng)化方法學(xué)確保了芯片的首次成功，盡管其極為復(fù)雜。3.5D XDSiP已在關(guān)鍵IP塊（包括高速SerDes、HBM內(nèi)存接口和芯片間互連）上展示了完整的功能和出色的性能。這一成就凸顯了博通在設(shè)計(jì)和測試復(fù)雜3.5D集成電路方面的專業(yè)技能。